[发明专利]微控制器架构及架构内数据读取方法

说明书

本发明提出一种微控制器架构及架构内数据读取方法，包括微控制器、系统存储器、指令存储器及数据存储器，还包括相连接的第一总线及第二总线；微控制器连接第一总线及第二总线，指令存储器及数据存储器连接第一总线，系统存储器连接第二总线。本发明同时提出一种架构内数据读取方法。上述微控制器架构及架构内数据读取方法将传统的单总线分为第一总线与第二总线并分别连接不同的元件，解决了传统架构中存在的仲裁优先权、数据读取延迟及效率低下等弊病，改善了微控制器架构的整体性能。

技术领域

本发明涉及微控制器，尤其涉及一种微控制器架构及架构内数据读取方法。

背景技术

目前，微控制器架构通常将指令线、数据线、系统线及直接存储器访问控制器(Direct Memory Access，缩写为DMA)等主程序直接通过总线与存储器及外部设备做数据的收送；这种做法会因为从端口连接过多的主端口造成微控制器无法在第一时间发送和接收数据，造成了系统不必要的延迟与仲裁优先级的问题。

请参阅图1，图示为本发明技术领域现有技术的微控制器架构系统框图。其中，微控制器、DMA、指令存储器、数据存储器、系统存储器及外部设备均连接一条总线，一条总线承载了系统内全部的数据收送。

传统的微控制器架构通常是将数据堆栈与指令堆栈存储在系统存储器内，而系统存储器又同时支援多个主端口的数据收送，这时系统存储器会出现性能瓶颈，这样的架构方式会存在仲裁优先权与长延迟的问题。

另一方面，在实现DMA传输时，是由DMA直接掌管总线，因此，存在着一个总线控制权转移问题，即DMA传输前，微控制器要把总线控制权交给DMA，而在结束DMA传输后，DMA应把总线控制权再交回给微控制器，DMA传输期间微控制器无法通过总线与其它单元进行数据收送，浪费了系统资源，降低了效率。

发明内容

鉴于上述情况，有必要提供一种微控制器架构及架构内数据读取方法，以解决上述问题。

本发明提供一种微控制器架构，包括微控制器、系统存储器、指令存储器及数据存储器，还包括相连接的第一总线及第二总线；

所述微控制器连接所述第一总线及所述第二总线，所述指令存储器及所述数据存储器连接所述第一总线，所述系统存储器连接所述第二总线；

所述微控制器通过所述第一总线与所述指令存储器及所述数据存储器进行数据收送，所述微控制器通过所述第二总线与所述系统存储器进行数据收送，所述指令存储器及所述数据存储器通过所述第一总线连接的所述第二总线与所述系统存储器进行数据收送。

进一步地，所述微控制器架构还包括缓冲存储器及缓存控制器；

所述缓冲存储器连接所述缓存控制器，所述缓存控制器连接所述第一总线及所述第二总线；

所述缓存控制器控制所述缓冲存储器内的数据写入或读取，所述缓存控制器通过所述第一总线与所述微控制器进行数据收送，所述缓存控制器通过所述第二总线与所述系统存储器进行数据收送。

进一步地，当所述微控制器需读取所述系统存储器内的数据时，会先通过与所述第一总线连接的所述缓存控制器检查所述缓冲存储器内是否有相同的数据；

若所述缓冲存储器内有相同的数据，则所述微控制器直接通过所述缓存控制器与所述第一总线读取所述缓冲存储器内的数据，反之则所述微控制器通过所述第二总线读取所述系统存储器内的数据。

进一步地，所述微控制器架构还包括DMA；

所述DMA连接所述第二总线；

所述DMA通过所述第二总线与所述系统存储器进行数据收送；所述DMA通过所述第一总线与所述指令存储器及所述数据存储器进行数据收送。