[发明专利]集成电路

说明书

一种集成电路。提供了电路、方法、和系统，其有助于测试具有一或多个全域或局部反馈回路的非同步电路。电路包括数据路径和扫描路径。数据路径具有一输入，输入配置为接收一数据输入信号和一第一输出。扫描路径包括：一第一多功器其具有配置为接收此数据输入信号的一第一输入，一锁存器其耦合到一第一多功器的一输出，一扫描隔离器其耦合到此锁存器的一输出，以及一第二多功器其具有一第一输入和一第二输入，此第一输入耦合到此数据路径的此第一输出，此第二输入耦合到此扫描隔离器的一输出。此第二多功器配置为输出一数据输出信号。

技术领域

本揭示内容是关于非同步电路及非同步电路的测试方法。

背景技术

非同步电路通常可能描述为不受时脉电路(clock circuit)或全域时脉信号(global clock signal)控制的循序的数字逻辑电路。替代地，非同步电路使用的信号，其可能是以简单的数据传输协议而规定来表明指令和操作的完成。虽然大部分的数字装置目前使用依赖时脉信号的同步电路，但由于非同步电路优于传统的同步设计的各种益处，包括，例如，较低的功耗、较低的电磁干扰、较好的模块性、较好的平均情况效能、对于制程变化有较好的稳健性等等，非同步电路正受到关注。

然而，由于各种原因，测试非同步电路比测试同步电路更困难。一个这样的原因是非同步电路与传统的同步电路相比，因为非同步电路不具有时脉信号，所以具有较低的可控性和可观察性。此外，传统的测试方法学，包括自动测试图样产生(Automatic TestPattern Generation，ATPG)技术，不支持非同步电路的测试。

发明内容

本揭示内容的一些实施方式提供了一种电路，包含：数据路径和扫描路径。数据路径具有配置为接收一数据输入信号的一输入、和一第一输出。扫描路径包括：第一多功器、锁存器、扫描隔离器、以及第二多功器。第一多功器具有配置为接收数据输入信号的第一输入。锁存器耦合到第一多功器的输出。扫描隔离器耦合到锁存器的输出。第二多功器具有第一输入其耦合到数据路径的第一输出、和第二输入其耦合到扫描隔离器的一输出，第二多功器配置为输出一数据输出信号。

附图说明

本揭示内容的各方面，可由以下的详细描述，并与所附附图一起阅读，而得到最佳的理解。值得注意的是，根据业界的标准惯例，各个特征并未按比例绘制。事实上，为了清楚地讨论，各个特征的尺寸可能任意地增加或减小。

图1A是一示意图，绘示非同步循环管线电路(asynchronous cyclic pipelinecircuit)的全域反馈回路；

图1B是一示意图，显示在图1A中所示的非同步循环管线电路的预充电半缓冲器(precharge half buffer，PCHB)电路的进一步细节；

图1C是一电路图，显示在图1B中所示的预充电半缓冲器电路的C元件(C-element)的进一步细节；

图2是弱条件半缓冲器(WCHB)的示意性绘示；

图3是根据一些实施方式的双轨非同步电路扫描(Dual-rail AsynchronousCircuit Scan，DAC-scan)电路的示意性绘示；

图4A是一示意图，绘示根据一些实施方式，在操作的正常模式中，在图3中所示的双轨非同步电路扫描电路的操作；

图4B是一示意图，绘示根据一些实施方式，在操作的转移模式中，在图3中所示的双轨非同步电路扫描电路的操作；

图4C是一示意图，绘示根据一些实施方式，在操作的测试模式中，在图3中所示的双轨非同步电路扫描电路的操作；

图5是根据一些实施方式的非同步循环管线电路的示意性绘示；