[发明专利]一种内网安全监测装置

说明书

本发明公开了一种内网安全监测装置,包括主控板，所述主控板采用可编程逻辑器来实现时序逻辑、各集成电路复位和寄存器搭建功能。本发明主控板采用可编程逻辑器来实现时序逻辑、各集成电路复位和寄存器搭建功能，不仅提高了主控板各电路的稳定性，而且提高了功能实现的灵活性。

技术领域

本发明涉及监测设备技术领域，具体是一种内网安全监测装置。

背景技术

内网安全监测装置用于监测在变电站、发电厂监控系统中的所有主机，包括监控主机、工作站、远动机、故障录波、保信子站、PMU集中器等，从而实现数据采集、安全分析与告警、本地安全管理、告警上传等功能的安全监测装置。装置的核心在于其内部的主控板，主控板一般都涵盖有CPU、DDR、FLASH、各等级电源芯片、时钟复位芯片、网络PHY芯片等外设芯片，这些集成电路组成的系统需要严格的上电时序、时钟控制、复位控制、寄存器配置通信、信号电平转换等要求，而现有技术中，时序逻辑是来自各芯片自身通过分立器件的技术方式来控制，组合逻辑依靠74系列芯片来搭建，但是这样的技术方案相当繁琐和复杂，严重影响整个系统的稳定性。

发明内容

本发明的目的在于克服以上存在的技术问题，提供一种内网安全监测装置。

为实现上述目的，本发明采用如下的技术方案：

一种内网安全监测装置,包括主控板，所述主控板采用可编程逻辑器来实现时序逻辑、各集成电路复位和寄存器搭建功能。

进一步地，所述时序逻辑是指：所述可编程逻辑器通过状态机分步骤来实现各电源的三级上电时序，所述状态机是由时钟计数器以及时序逻辑触发器来实现。

进一步地，所述可编程逻辑器实现时序逻辑的具体方法是：首先，由基础的电源芯片产生基础电源给所述可编程逻辑器；其次，所述时钟计数器达到要求时间后，使能CPU及CPU的IO电源芯片，对应等级电源开始供给；最后，所述时钟计数器计时达到要求时间后，使能DDR及DDR的相关电源芯片，对应等级电源开始供给。

进一步地，所述可编程逻辑器通过组合逻辑电路来实现各集成电路复位功能，利用基础的与或非电路来根据需要组合各个集成电路的复位。

进一步地，所述可编程逻辑器实现各集成电路复位功能的方法是：首先，将复位芯片的基础复位、电源pgood信号、看门狗复位利用与门组成二级复位信号；其次将所述二级复位信号、仿真调试复位利用与门电路组成CPU的复位信号；最后，将所述CPU的复位信号利用组合逻辑或者时序逻辑构成DDR及FLASH、外围芯片的复位信号，所述外围芯片包括网络phy芯片、usbhub芯片、时钟芯片，确保整个系统的正常启动运行。

进一步地，所述寄存器搭建功能是指，所述可编程逻辑器件通过建立内部寄存器库并利用CPU本地总线通信来实现所述主控板的版本指示、系统运行状态指示、硬件看门狗参数读写、各等级电源监视、声光告警指示、外围设备的复位重启功能。

进一步地，所述可编程逻辑器实现寄存器搭建功能的具体方法是：首先，利用所述可编程逻辑器的内部寄存器创建所述主控板的版本、LED灯、蜂鸣器、看门狗使能时长参数、电源状态及外设复位需要的寄存器；其次，利用所述可编程逻辑器与CPU的本地总线电路连接，确保所述CPU的正确读写；最后，所述CPU可读写所述寄存器的值，所述寄存器的值对应外围设备的状态、电源使能、声光指示所需要的功能。

进一步地，所述主控板上集成有IRIG-B时间对时模块。

进一步地，所述主控板上集成有USB模块。

进一步地，所述主控板上集成有调试口。

本发明的有益效果：

1、主控板采用可编程逻辑器来实现时序逻辑、各集成电路复位和寄存器搭建功能，不仅提高了主控板各电路的稳定性，而且提高了功能实现的灵活性。