[发明专利]一种字线层漏电的判断方法及系统

说明书

本申请公开了一种字线层漏电的判断方法及系统，该方法首先将阵列区中的源极顶部暴露出来，并将暴露出的源极顶部通过第一金属层连接起来，然后通过形成第二金属层，使得源极与载物台导通，接着为载物台施加预设电压，利用原子力显微镜的探针探测钨栓塞结构，以获取原子力显微镜图像，在探测过程中，如果字线层与源极有短路，则会形成载物台‑导电托盘‑第二金属层/第一金属层‑短路点‑字线层‑钨栓塞结构这样一条电路通道，获得的原子力显微镜图像中会出现相对应的漏电信号，因此根据原子力显微镜图像，即可准确的判断待测三维存储器芯片的字线层与阵列区的源极之间是否存在漏电现象，实现了提高判断字线层是否漏电的准确性的目的。

技术领域

本申请涉及存储器技术领域，更具体地说，涉及一种字线层漏电的判断方法及系统。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。

在三维存储器芯片的设计研发阶段，需要对三维存储器芯片的电学特性进行测试分析，收集参数反馈给研发人员。在三维存储器芯片的工艺研发阶段，字线层与源极工艺是芯片前端制造最关键最复杂的步骤，因此字线层与源极间有误短路是工艺是否成功的重要评价标准之一。为了获取字线层的导通性参数，缩短设计工艺周期，目前常用的方法是通过观察控制字线层的钨栓塞的电压衬度的方式来判断字线层和源极之间是否存在漏电现象。但是由于电压衬度的判断受到诸多因素(例如扫描电子显微镜的机台状况、钨栓塞的漏电大小、电压衬度不明显以及观测者水平)的影响，使得这种判断字线层是否漏电的方法的准确性欠佳。

发明内容

为解决上述技术问题，本申请提供了一种字线层漏电的判断方法及系统，以实现提高判断字线层是否漏电的准确性的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种字线层漏电的判断方法，用于判断待测三维存储器芯片的字线层是否漏电，所述待测三维存储器芯片包括阵列区和位于所述阵列区两侧的第一台阶区和第二台阶区，所述字线层漏电的判断方法包括：

对所述待测三维存储器芯片的阵列区进行处理，以暴露出所述阵列区的源极顶部；

将所述待测三维存储器芯片固定在原子力显微镜的导电托盘上；

将所述阵列区暴露出的源极顶部通过第一金属层连接起来；

形成连接所述第一金属层和所述导电托盘的第二金属层，以使所述第一金属层和所述导电托盘电连接；

为所述原子力显微镜的载物台施加预设电压，利用原子力显微镜的探针探测所述第一台阶区或第二台阶区的钨栓塞结构，以获取原子力显微镜图像；

根据获取的所述原子力显微镜图像，判断所述待测三维存储器芯片的字线层与阵列区的源极之间是否漏电。

可选的，所述对所述待测三维存储器芯片的阵列区进行处理，以暴露出所述阵列区的源极顶部包括：

通过平面打磨的方式，对所述阵列区进行处理，以暴露出所述阵列区的源极顶部，并保持所述阵列区中的字线被绝缘层覆盖。

可选的，所述将所述待测三维存储器芯片固定在原子力显微镜的导电托盘上包括：

利用导电银浆将所述待测三维存储器芯片固定在原子力显微镜的导电托盘上。

可选的，所述将所述阵列区暴露出的源极顶部通过第一金属层连接起来包括：

将所述第一台阶区和第二台阶区的顶部利用第一绝缘结构覆盖；

对所述阵列区进行镀金处理，以形成连接所述阵列区暴露出的源极顶部的第一金属层。