[发明专利]逐次逼近型ADC的电容阵列电路及其电容开关控制方法

说明书

本发明公开了一种逐次逼近型ADC的电容阵列电路及其电容开关控制方法，当电容阵列电路接收到外界比较器的数字输出信号时，在电容开关控制方法的控制下，使相应的电容开关切换连接状态，实现每周期量化两位的目的。本发明能够有效地减小在电容开关切换过程中电容阵列电路的动态功耗和电容的建立时间，从而实现高速、低功耗的模数转换。

技术领域

本发明属于混合信号电路设计中逐次逼近型ADC领域，具体说是一种应用于逐次逼近型ADC的电容阵列电路及其电容开关控制方法。

背景技术

在现代信息技术中，模数转换器(Analog to Digital Converter,ADC)作为连接模拟信号和数字信号的重要桥梁，其性能直接影响着整个信号处理系统的性能。当下，随着5G移动通信的兴起和可穿戴设备的广泛应用，对ADC的转换速度和整体功耗等性能又提出了更高的要求。因此研究高速、低功耗的ADC具有重大意义和价值。

逐次逼近型ADC整体结构简单，相比其他类型的ADC，只含有少量的模拟模块，可以很好地匹配工艺的进步和适应于低功耗的场合，因此受到了广泛的关注。但受限于传统的二分转换算法，传统逐次逼近型ADC的转换速度往往不高。另外，在逐次逼近型ADC中，电容阵列电路和比较器的功耗占据ADC整体功耗的绝大部分，且不能随着工艺的进步而降低。采用每周期量化两位的结构理论上可以将传统逐次逼近型ADC的转换速度提高为原来的两倍，但与此同时，整个ADC的功耗也在增加，反过来严重限制了其速度的提高。

发明内容

本发明针对传统逐次逼近型ADC转换速度较低、电容阵列电路功耗较大的缺陷，设计出一种逐次逼近型ADC的电容阵列电路及其电容开关控制方法，以期在有效提高整体转换速度的同时，通过合理设计电容阵列中的各个电容的权重，降低电容开关切换过程中的动态功耗，进而达到降低整个ADC功耗的目的。

本发明为解决技术问题采用如下技术方案：

本发明一种逐次逼近型ADC的电容阵列电路的特点是由电容阵列模块和电容开关模块组成；

所述电容阵列模块包含两个电容阵列，分别为第一电容阵列和第二电容阵列，每个电容阵列都是由正端和负端两部分构成，两个电容阵列与三个外部比较器相连，其中，两个电容阵列的正端分别和第一个、第三个外部比较器的正输入端相连，两个电容阵列的负端分别和第一个、第三个外部比较器的负输入端相连，第二个外部比较器的正输入端与第一个外部比较器的正输入端相连，第二个比较器的负输入端与第三个外部比较器的负输入端相连；

所述电容开关模块由4m个电容开关构成，每个电容开关一端为自由端，另一端为固定端，其中，m＝2N-2，N是ADC的分辨率位数且为偶数；

每个电容阵列的正端和负端均由m个带权重的电容组成，m个电容的权重分别为(3×2⁰)C、(1×2⁰)C、(4×2⁰)C、(4×2⁰)C、(3×2²)C、(1×2²)C、(4×2²)C、(4×2²)C、…、(3×2ⁱ)C、(1×2ⁱ)C、(4×2ⁱ)C、(4×2ⁱ)C、…、(3×2^N-6)C、(1×2^N-6)C、(4×2^N-6)C、(4×2^N-6)C、(3×2^N-4)C、(1×2^N-4)C、(4×2^N-4)C、(4×2^N-4)C、3C、1C，其中，C为单位电容量，i＝0、2、4、6、8、…、N-6、N-4；

所述正端中的m个电容的一端均与外部比较器的正输入端以及共模电压端相连，另一端分别与m个电容开关的固定端对应相连；