[发明专利]三维存储器件及其制造方法

说明书

本发明涉及一种三维存储器件及其制造方法。该三维存储器包括衬底、经掺杂的阱区以及位于所述衬底上的堆叠层。经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触；所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。

技术领域

本公开主要涉及半导体制造方法，尤其涉及涉及一种三维(3D)存储器件及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中，作为三维存储器件的存储串。在每个沟道孔的底部形成外延层，用于电连接存储串的沟道层和半导体衬底。然而常规的工艺中，沟道孔的刻蚀会对底部的半导体衬底造成损伤，从而影响了在底部生长的外延层的品质。并且，外延层容易受到沟道孔分布的影响。

一种改进的方法是不使用外延层，而是将沟道层从沟道孔侧壁露出，使用N掺杂的多晶硅作为源极线将沟道层侧壁电性连接到阵列共源极(ACS)。然而，这种结构在源极线处无法使用空穴作为多数载流子(majority-carrier)来进行FN(Fowler NordheimTunneling)擦除，这样，需要使用GIDL(Gate Induced Drain Leakage，栅诱导漏极漏电)来诱导空穴擦除。这种方式速度更慢，尤其是在三维存储器件的靠近中间的层中。

发明内容

本公开提供一种形成三维存储器的方法以及三维存储器，不必在沟道孔中形成外延层。

本发明的一个方面提出一种三维存储器，包括：衬底；经掺杂的阱区，位于所述衬底中，所述阱区与所述衬底接触；以及位于所述衬底上的堆叠层，所述堆叠层包括间隔的栅极层；

垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。

在本发明的一实施例中，所述阱区在所述沟道结构周围与所述堆叠层的底部介质层接触，且接触的表面是平坦的。

在本发明的一实施例中，所述阱区包括在所述堆叠层的延伸方向上设置于所述沟道结构和所述堆叠层的底部介质层之间的突出部分。

在本发明的一实施例中，所述阱区包括在所述堆叠层的延伸方向上设置于所述沟道结构和所述堆叠层的底部栅极层之间的突出部分。

在本发明的一实施例中，所述栅极层包括底部选择栅，所述沟道层延伸到所述底部选择栅的位置。

在本发明的一实施例中，所述底部介质层在所述堆叠层的延伸方向上围绕所述阱区的所述突出部分。

在本发明的一实施例中，所述突出部分的顶表面在所述沟道结构的延伸方向上比所述底部介质层的底表面更高。

在本发明的一实施例中，所述底部栅极层在所述堆叠层的延伸方向上围绕所述阱区的所述突出部分。

在本发明的一实施例中，所述突出部分的顶表面在所述沟道结构的延伸方向上比所述底部栅极层的底表面更高。

在本发明的一实施例中，三维存储器还包括位于所述阱区和所述底部栅极层之间的绝缘层。

在本发明的一实施例中，所述阱区的所述突出部分围绕并且接触所述沟道层。

在本发明的一实施例中，所述沟道结构在所述阱区中的部分具有径向尺寸增大的支撑部。