[发明专利]基于FDSOI结构的电平转换单元电路及版图设计方法

说明书

本发明公开了一种基于FDSOI结构的电平转换单元电路及版图设计方法，所述电路包括第一反相器、锁存电路以及第二反相器，所述第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW，通过本发明，增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。

技术领域

本发明涉及一种电平转换单元电路，特别是涉及一种基于FDSOI(Fully DepletedSOI，全耗尽型绝缘体上硅)结构的电平转换单元电路及其版图设计方法。

背景技术

如图1所示，为传统CMOS工艺下的现有技术电平转换单元的电路结构，其包括第一反相器(Inv1)10、锁存电路20和第二反相器(Inv2)30。其中，第一反相器(Inv1)10由构建于第一N阱(N-Well)内的第五PMOS晶体管P5和构建于P阱(P-Well)内的第三NMOS晶体管N3构成，用于将输入信号A反相；锁存电路20由构建于第二N阱(N-Well)内的第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4和构建于P阱(P-Well)内的第一NMOS晶体管N1、第二NMOS晶体管N2组成，用于将输入信号A及其反相信号锁存至期望电压下的电平并从第一输出节点out1和第二输出节点out2输出第一和第二中间信号；第二反相器(Inv2)30由构建于第二N阱(N-Well)内的第六PMOS晶体管P6和构建于P阱(P-Well)内的第四NMOS晶体管N4组成，用于将第二输出节点out2输出的第二中间信号反相得到最终输出信号X；构建于第一N阱(N-Well)内的PMOS晶体管衬底接vnwi电压，vnwi＝VDDI，构建于第二N阱(N-Well)内的PMOS晶体管衬底接vnw，vnw＝VDD，构建于P阱(P-Well)内的NMOS晶体管管衬底接vpw，vpw＝0V。点划线上部为两个N阱(N-Well)，PMOS管P5衬底接vnwi即第一N阱(N-Well)电压，PMOS管P1～P4、P6衬底接vnw即N阱(N-Well)电压，点划线下部为P阱(P-Well)，所有NMOS管(点划线下部的N1～N4)衬底接vpw即P阱(P-Well)电压。

由于现有技术电平位移器电路中第一反相器的PMOS晶体管P5和其他PMOS晶体管P1～P4以及P6的衬底电压不同，导致其版图中两个电位(分别对应两个衬底电压)的N阱之间存在很大一片空白区域，造成极大的面积浪费。

而且，在第一输出节点(out1)和第二输出节点(out2)处，由于第一PMOS晶体管P1、第二PMOS晶体管P2的栅极电压高于第一NMOS晶体管N1、第二NMOS晶体管N2的栅极电压，上拉能力(取决于P1和P2)和下拉能力(取决于N1和N2)不平衡。对于传统CMOS器件，影响阈值电压的主要因素是掺杂浓度和氧化层厚度，因此，对图1所示的现有技术上拉和下拉能力不平衡问题，设计师会通过改变晶体管的有源区宽度，来调节饱和电流，从而平衡上拉能力和下拉能力，但这样同时会增加单元面积。

因此，实有必要采取更加先进的技术来解决面积增加问题，而FDSOI(FullyDepleted SOI，全耗尽型绝缘体上硅)器件可以通过改变衬底掺杂类型和衬底电压来改变阈值电压。

发明内容

为克服上述现有技术存在的不足，本发明之一目的在于提供一种基于FDSOI结构的电平转换单元电路及版图设计方法，其增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。