[发明专利]基于FDSOI结构的电平转换单元电路及版图设计方法

权利要求书

1.一种基于FDSOI结构的电平转换单元电路，包括第一反相器、锁存电路以及第二反相器，其特征在于：所述第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW；

其中，所述锁存电路包括构建于P阱内的第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管和构建于N阱内的第一NMOS晶体管、第二NMOS晶体管，用于将输入信号及其反相信号锁存至期望电压下的电平并从第一输出节点和第二输出节点输出第一和第二中间信号；所述VPW电压为0V，所述VNW为期望电压VDD。

2.如权利要求1所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第一反相器包括构建于P阱内的第五PMOS晶体管和构建于N阱内的第三NMOS晶体管，用于将输入信号反相。

3.如权利要求2所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第五PMOS晶体管的源极接第一电源电压，所述第三NMOS晶体管的源极接地，所述第五PMOS晶体管和第三NMOS晶体管的栅极相连作为输入端，连接输入信号，所述第五PMOS晶体管和第三NMOS晶体管的漏极相连作为输出端输出所述输入信号的反相信号。

4.如权利要求1所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第一PMOS晶体管、第二PMOS晶体管的源极接第二电源电压，漏极分别接第三PMOS晶体管、第四PMOS晶体管源极，所述第四PMOS晶体管与第二NMOS晶体管的栅极相连连接所述输入信号，第三PMOS晶体管的栅极以及第一NMOS晶体管的栅极相连连接所述反相信号，所述第三PMOS晶体管的漏极与第一NMOS晶体管的漏极以及第二PMOS晶体管的栅极相连组成所述第一输出节点，所述第四PMOS晶体管的漏极与第二NMOS晶体管的漏极、第一PMOS晶体管的栅极相连组成所述输出节点，所述NMOS晶体管和第二NMOS晶体管的源极接地。

5.如权利要求4所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第二反相器包括构建于P阱内的第六PMOS晶体管和构建于N阱内的第四NMOS晶体管，用于将第二输出节点输出的第二中间信号反相得到最终输出信号。

6.如权利要求5所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第六PMOS晶体管源极接第二电源电压，所述第四NMOS晶体管的源极接地，第六PMOS晶体管的漏极与第四NMOS晶体管的漏极相连组成输出最终输出信号，所述第六PMOS晶体管与第四NMOS晶体管栅极相连连接所述第二输出节点。

7.一种如权利要求1所述的基于FDSOI结构的电平转换单元电路的版图设计方法，其特征在于：根据所应用于的标准单元库参数和流片厂家提供的设计规则文件中最小设计规则，确定所述电平转换单元基本参数，并生成版图。

8.如权利要求7所述的一种基于FDSOI结构的电平转换单元电路的版图设计方法，其特征在于：所述基本参数包括但不限于单元高度、N-WELL边线、P-WELL边线、水平布线间距和垂直布线间距。