[发明专利]一种高速高清CMOS成像系统及其成像方法

权利要求书

1.一种高速高清CMOS成像系统，其特征在于：所述的CMOS成像系统包括：

CMOS传感器、FPGA控制单元、CoaXPress接口单元、上位机接口单元和电源供电单元，电源供电单元分别与CMOS传感器、FPGA控制单元、CoaXPress接口单元和上位机接口单元连接，向CMOS传感器、FPGA控制单元、CoaXPress接口单元和上位机接口单元供电；

所述的CMOS传感器，用于采集可见光图像，在驱动信号作用下产生高速数字图像数据送入FPGA控制单元进行处理；

所述的FPGA控制单元，用于产生高速CMOS传感器的驱动信号、接收高速CMOS芯片采集到的图像数据并进行处理、与上位机接口单元做相应操作、将图像数据通过CoaXPress接口传送至计算机来显示图像；

所述的CoaXPress接口单元，用于传输高速图像数据至计算机；

所述的上位机接口单元，用于计算机发送相应指令操作至高速高清CMOS系统，计算机为高速高清CMOS系统提供CoaXPress采集卡并显示采集图像。

2.根据权利1要求所述的高速高清CMOS成像系统，其特征在于：所述高速CMOS图像传感器为LUX1310，且工作在满帧频满分辨率状态，传感器的主时钟为90M，像素驱动时序模块的输入时钟也采用90M，光电转换后的像素数据被片上ADC数字化，然后数字信号被串行化送至LVDS驱动器，最后以16路LVDS差分形式向片外输出，并伴随两路LVDS差分时钟信号。

3.根据权利1要求所述的高速高清CMOS成像系统，其特征在于：FPGA控制单元的FPGA为Altera Stratix IV GT系列的EP4S100G5H40I2，采集校正后的数据通过ALTGX高速串行收发器进行高速串行处理。

4.根据权利1要求所述的高速高清CMOS成像系统，其特征在于：所述CoaXPress接口单元使用的是Microchip公司的EQCO31T20，通过图像处理模块处理过的图像数据，发送至驱动芯片的数据输入端，每个芯片均输出一对高速差分串行数据，所述高速差分串行数据通过同轴电缆传输至图像采集卡。

5.根据权利1要求所述的高速高清CMOS成像系统，其特征在于：所述电源供电单元采用DC-DC和LDO相结合的方式供电，采用DC-DC芯片将输入的12V电压转换成5V、3.6V、3.3V、2.5V、1.8V、1.2V、1.5V、1.4V、1.1V、0.95V、0.9V，其中3.0V、2.5V、1.8V、1.5V、1.2V、1.1V、0.95V、和0.9V用于向FPGA控制单元供电；采用LDO芯片将5V电压转换成3.3V、3.0V、2.5V、1.8V给高速CMOS传感器供电。

6.一种基于权利要求1所述的高速高清CMOS成像系统的成像方法，其特征在于，步骤如下：

步骤1、CMOS传感器采集可见光图像，在驱动信号作用下产生高速数字图像数据送入FPGA控制单元；

步骤2、FPGA控制单元接收图像数据并使用ip核LVDS_RX进行串并转换；

步骤3、FPGA控制单元对串并转换后的数据进行数据训练；

步骤4、FPGA控制单元对图像数据进行非均匀性校正以及中值滤波；

步骤5、FPGA控制单元中增益控制模块调整图像输出数据的大小；

步骤6、CoaXPress接口单元将高速图像数据传送至计算机；

步骤7、计算机接收高速图像数据并通过采集卡成像。