[发明专利]转换延迟故障测试压缩环境下测试精简方法和装置

说明书

本发明实施例提供一种转换延迟故障测试压缩环境下测试精简方法和装置。所述方法包括：根据故障表进行动态测试精简，生成第一测试集合；根据测试压缩结构将所述第一测试集合扩展为第二测试集合，根据所述第二测试集合进行静态测试精简，所述测试压缩结构包括软件定义线性反馈移位寄存器SLFSR和相移器。本发明实施例能够实现测试向量的高效率精简，有效地降低数字VLSI测试时间，提高测试效率。

技术领域

本发明涉及数字集成电路测试技术领域，尤其涉及一种转换延迟故障测试压缩环境下测试精简方法和装置。

背景技术

在数字电路测试领域，主要有两种的故障模型：转换故障模型和转换延迟故障模型。转换延迟故障模型测试的特点在于产生的测试向量远远大于转换故障模型。转换延迟故障测试精简是减少测试向量集合的有效途径。测试精简分为动态测试精简及静态测试精简，动态测试精简是指在测试码产生过程中尽量将不同故障测试合并成一个相同测试的过程。静态测试精简是测试码产生过程完成后将测试集合中多余的测试删除的过程，静态测试精简的过程不改变测试的确定位。动态测试精简及静态测试精简都是十分耗时的过程，必须求得一种均衡的动态及静态测试精简策略，实现对CPU时间开销,测试数据容量等较好的平衡。因此，很有必要提出一种新的算法实现高效转换故障测试码产生及静态和动态测试精简。

Hamzaoglu及Patel提出的静态测试精简策略非常精确，该静态测试精简通过穷举所有二，三，或者所有数目更多的测试组合所检测到的故障集合能否覆盖测试t检测到的故障子集。该策略既不精确，因为只能考虑很低数目测试组合，也非常耗时。产生的测试集合很小，需要大量CPU时间。Synopsys及Mentor Graphics的商用工具均采用了一些静态及动态测试精简技术，但是测试集合仍然非常大。

发明内容

针对现有技术问题，本发明实施例提供一种转换延迟故障测试压缩环境下测试精简方法和装置。

本发明实施例提供一种转换延迟故障测试压缩环境下测试精简方法，所述方法包括：

根据故障表进行动态测试精简，生成第一测试集合；

根据测试压缩结构将所述第一测试集合扩展为第二测试集合，根据所述第二测试集合进行静态测试精简，所述测试压缩结构包括软件定义线性反馈移位寄存器SLFSR和相移器。

本发明实施例提供一种转换延迟故障测试压缩环境下测试精简装置，所述装置包括：

动态测试精简单元，用于根据故障表进行动态测试精简，生成第一测试集合；

静态测试精简单元，用于根据测试压缩结构将所述第一测试集合扩展为第二测试集合，根据所述第二测试集合进行静态测试精简，所述测试压缩结构包括软件定义线性反馈移位寄存器SLFSR和相移器。

本发明实施例还提供一种电子设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述转换延迟故障测试压缩环境下测试精简方法。

本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现上述转换延迟故障测试压缩环境下测试精简方法。

本发明实施例提供的转换延迟故障测试压缩环境下测试精简方法和装置，通过进行压缩环境下的动态测试精简，得到第一测试集合，根据压缩测试结构将第一测试集合扩展为第二测试集合，根据第二测试集合进行静态测试精简，能够实现测试向量的高效率精简，有效地降低数字VLSI测试时间，提高测试效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。