[发明专利]基于现场可编程门阵列的处理器内核及其运行方法

说明书

本发明公开一种基于现场可编程门阵列的处理器内核及其运行方法。该处理器内核包括输入输出模块、译码模块和执行模块；输入输出模块用于作为处理器内核统一连接核外设备以传输数据和指令的唯一传输接口，根据核外设备的地址信号与核外设备进行传输操作，核外设备包括指令存储器和数据存储器；译码模块用于对输入输出模块从指令存储器读取的指令进行译码操作，产生译码结果；执行模块用于根据译码结果进行处理操作。本技术方案把输入输出模块作为处理器内核统一连接核外设备以传输数据和指令的唯一传输接口，对输入输出模块进行统一传输逻辑控制，减少逻辑资源的使用，降低内核设计难度，可简化内核结构，降低内核功耗。

技术领域

本发明涉及处理器内核技术领域，尤其涉及一种基于现场可编程门阵列的处理器内核及其运行方法。

背景技术

随着现场可编程门阵列(Field-Programmable Gate Array，FPGA)技术的快速发展，基于FPGA的处理器内核应用越来越广泛，与传统处理器内核相比，基于FPGA的处理器内核具有良好的扩展性，设计人员可根据不同应用场景自由扩展处理器内核的功能，有利于快速设计和重用。

现有的基于FPGA的处理器内核包括取指令模块，数据读写模块，译码模块和执行模块。取指令模块读取核外的指令存储器中的指令，把指令发送到译码模块；数据读写模块读取核外的数据存储器中的数据，把数据写入通用寄存器中，或读取通用寄存器中的数据，把数据写入核外的数据存储器设备中；执行模块根据译码模块的译码结果进行处理操作。现有技术具有取指令模块和数据读写模块两个传输接口，需设计两套传输逻辑分别控制取指令模块和数据读写模块，这需要使用较多逻辑资源，内核设计难度较大。

发明内容

本发明实施例提供一种基于现场可编程门阵列的处理器内核及其运行方法，能够减少逻辑资源的使用，降低内核设计难度。

本发明实施例采用以下技术方案：

第一方面，本发明实施例提供一种基于现场可编程门阵列的处理器内核，包括输入输出模块、译码模块和执行模块；输入输出模块用于作为处理器内核统一连接核外设备以传输数据和指令的唯一传输接口，根据核外设备的地址信号与核外设备进行传输操作，核外设备包括指令存储器和数据存储器；核外设备统一编号、统一编址；译码模块用于对输入输出模块从指令存储器读取的指令进行译码操作，产生译码结果；执行模块用于根据译码结果进行处理操作。

其中，输入输出模块包括地址寄存器、数据有效寄存器、输出数据寄存器、数据字节有效寄存器和输入数据寄存器；

输入输出模块具体用于：

当执行输出操作时，在数据有效寄存器中写入的输出数据有效信号为第二值，在地址寄存器中写入核外设备的地址信号，在输出数据寄存器中写入输出数据，在数据字节有效寄存器写入输出数据的字节有效信号，以使地址信号对应核外设备根据输出数据的字节有效信号从输出数据寄存器中读取输出数据；

当执行输入操作时，在数据有效寄存器中写入的输出数据有效信号为第一值，在地址寄存器中写入核外设备的地址信号，以使地址信号对应核外设备把输入指令或输入数据写入输入数据寄存器中。

作为可选的实施方式，处理器内核使用有限状态机控制指令处理流程，有限状态机的状态类型包括读指令状态、译码状态、获取操作数和指令类型状态、执行状态、以及寄存器写回状态；

当有限状态机的状态类型为读指令状态时，控制输入输出模块进行读指令操作；当有限状态机的状态类型为译码状态时，控制译码模块进行译码操作；当有限状态机的状态类型为获取操作数和指令类型状态时，控制执行模块进行获取操作数和指令类型操作；当有限状态机的状态类型为执行状态时，控制执行模块进行执行操作；当有限状态机的状态类型为寄存器写回状态时，控制执行模块进行寄存器写回操作。