[发明专利]一种高速SPI主模式控制器

说明书

针对现有技术的不足，本发明涉及一种高速SPI主模式控制器，通过结构上的改良使得SPI控制器工作在低频时钟域依然能提高SPI接口工作频率，以达到SPI Flash器件本身所能支持速度的极限。为实现以上目的，本发明通过以下技术方案予以实现：一种高速SPI主模式控制器，由PLL提供时钟信号，整个控制器分为：慢速时钟域以及高速时钟域，PLL通过不同的时钟分频器，提供两个主时钟信号，其中给慢速时钟域提供慢速时钟信号，给高速时钟域提供高速源时钟信号。本发明通过这样的技术方案，通过高速SPI控制器的异步对不同时钟域的功能进行分割；实现高速SPI Flash访问的功能，节省了读写时间。特别是用SPI FlashBoot的应用场景，该控制器可以大幅度优化启动时间。

技术领域

本发明涉及电子电路技术领域，尤其是涉及一种高速SPI主模式控制器。

背景技术

SPI(Serial Perripheral Interface)，串行外围设备接口，是Motorola公司推出的一种同步串行接口技术。SPI主要应用在EEPROM，Flash，实时时钟(RTC)，数模转换器(ADC)，数字信号处理器(DSP)以及数字信号解码器之间。一般情况下，SPI模块的最大时钟频率为系统时钟频率的1/2。虽然SPI的传输速率主要受限于CPU处理SPI数据的能力，但在同另一个非常高速率的SPI设备通讯时，SPI的最大时钟频率将有可能制约其传输速率。时钟越高，能支持的读写速度就越快。但是当SPI时钟频率提高时，其控制器也需要工作在更高的时钟频率，对于整体芯片的功耗和面积代价过高，并且增加了高速IO接口的设计难度。

对此，现有技术中往往采用别的方式进行SPI的加速。例如授权公告号CN101382927B的发明专利《集成在芯片内的高速串行外围接口电路》中就公开了一种集成在芯片内的高速串行外围接口电路，该高速串行外围接口电路设有加速工作模式，在加速工作模式下，数据传输过程中CPU告知数据存取地址以长度，由加速控制单元控制读写，在完成加速操作时，通过AHB master接口单元发送中断，减少占用CPU资源、能够适应大量复杂高速数据传输，增大数据吞吐量。

这样的方案主要是从传输的数据入手，通过数据优化来提高数据传输的效率，但是对于SPI接口自身的传输速率，尤其是低频时钟域的传输速率并没有显著提升。

发明内容

本发明涉及一种高速SPI主模式控制器，通过结构上的改良使得SPI控制器工作在低频时钟域依然能提高SPI接口工作频率，以达到SPIFlash器件本身所能支持速度的极限。

为了解决上述技术问题中的至少一个，本发明通过以下技术方案予以实现：

一种高速SPI主模式控制器，由PLL(Phase Locked Loop，锁相环)提供时钟信号，整个控制器分为：

慢速时钟域：包括DMA(Direct Memory Access，直接内存存取)控制接口，负责控制器收发数据和内存之间的直通，并实现DMA总线协议的转换；

以及高速时钟域；

高速时钟域包括：

软件交互接口：用于CPU读写控制器的控制和状态寄存器，

接口时钟生成单元：用于生成分频后的SPI接口时钟信号，

回读数据校准单元：接收SPI Flash传来的数据，

接收控制单元和发送控制单元：处理收发SPI Flash数据信号，

以及管脚延时控制单元：用于实现SPI的高速IO的时序控制；

PLL通过不同的时钟分频器，提供两个主时钟信号，其中给慢速时钟域提供慢速时钟信号，给高速时钟域提供高速源时钟信号。