[发明专利]一种基于FPGA的电机转速采集、解析装置和方法

权利要求书

1.一种基于FPGA的电机转速采集、解析装置，其特征在于，包括：

时钟分频程序模块，用于对FPGA的输入时钟进行分频，得到速度脉冲采集时钟；

速度上升沿处理程序模块，用于对输入FPGA的速度脉冲信号SPRA和SPRB进行处理，得到相应的上升沿信号POS_SPRA和POS_SPRB；

速度采集程序模块，根据所述速度脉冲采集时钟的上升沿个数，实时统计速度脉冲信号SPRA和SPRB的周期T_A和T_B，并以T_A和T_B中的较小值为电机的转速脉冲周期T输出；

速度数据处理程序模块，将电机的转速脉冲周期T划分为N个区间，作为N个档位，N＝19或25；将电机当前转速所在档位作为一路转速周期数据D0，将(电机当前转速所在档位+1)*T作为另一路转速周期数据D1；

中央处理器，根据转速周期数据D0和转速周期数据D1，反向计算电机当前时刻的实际转速脉冲周期；

方向判断程序模块，以所述速度脉冲采集时钟为触发时钟，在上升沿信号POS_SPRA等于1时，若当前时刻的速度脉冲信号SPRB等于0，则当前时刻电机转动方向为正向，否则当前时刻电机转动方向为反向。

2.根据权利要求1所述的基于FPGA的电机转速采集、解析装置，其特征在于：还包括速度故障判断程序模块，用于实时检测速度脉冲信号SPRA和SPRB，根据是否检测到信号判断通道是否发生故障。

3.基于FPGA的电机转速采集、解析方法，其特征在于，包括以下步骤：

1)对FPGA的输入时钟进行分频，得到速度脉冲采集时钟；

2)FPGA对输入的速度脉冲信号SPRA和SPRB进行处理，得到SPRA和SPRB的上升沿信号POS_SPRA和POS_SPRB；

3)分别统计上升沿信号POS_SPRA和POS_SPRB在低电平时间内，所述速度脉冲采集时钟的上升沿个数，得到速度脉冲信号SPRA和SPRB的周期T_A和T_B，比较T_A和T_B的大小，以T_A和T_B中的较小值作为电机的转速脉冲周期T；以所述速度脉冲采集时钟为触发时钟，在上升沿信号POS_SPRA等于1时，若当前时刻的速度脉冲信号SPRB等于0，则当前时刻电机转动方向为正向，否则当前时刻电机转动方向为反向；

4)将电机的实际转速脉冲周期T划分为N个区间，作为N个档位；N＝18或24；

5)将电机当前转速所在档位作为一路转速周期数据D0，再将(电机当前转速所在档位+1)*T作为另一路转速周期数据D1；

6)对当前时刻的数据D1的大小进行判断，若大于最低档的最小转速脉冲周期，则使用当前转速周期数据D1和D0反向计算得到电机每一时刻的实际转速脉冲周期；否则使用上一时刻的转速周期数据D1和上一时刻的转速周期数据D0反向计算得到电机当前时刻的实际转速脉冲周期；

7)将步骤3)判断得到的电机转动方向，和步骤6)得到的电机当前时刻的实际转速脉冲周期输出。

4.根据权利要求3所述的基于FPGA的电机转速采集、解析方法，其特征在于，步骤3)中获取速度脉冲信号SPRA和SPRB的周期T_A和T_B的方法为：

在上升沿信号POS_SPRA为低电平时，速度脉冲采集时钟上升沿触发，计数器CNTA自加1；

在上升沿信号POS_SPRA为高电平时，将CNTA+1赋值给寄存器TA，同时将计数器CNTA赋值为1；

同理，

在上升沿信号POS_SPRB为低电平时，速度脉冲采集时钟上升沿触发，计数器CNTB自加1；

在上升沿信号POS_SPRB为高电平时，将CNTB+1赋值给寄存器TB，同时将计数器CNTB赋值为1；

以上操作循环执行，即可得到速度脉冲信号SPRA和SPRB的周期T_A和T_B。