[发明专利]一种高效的EEPROM芯片自测试方法

说明书

本发明提出一种高效的EEPROM芯片自测试方法。上位机只需发送一次命令请求，数字逻辑电路按照需求，自主发送写和读请求至EEPROM，上位机等待一定时间后，如果收到正确的返回数据，则认为此EEPROM测试完成。该发明解决生产测试耗时长、命令复杂等问题。

技术领域

本发明属于集成电路芯片设计领域，具体来说属于可擦除编程存储器(EEPROM)领域。

背景技术

一般来说，一片集成电路晶圆上会有若干颗芯片。晶圆生产出来以后，首先应该让每颗芯片进入测试模式，以便对芯片进行生产测试，生产测试通过后，再对晶圆进行划片，将通过生产测试的芯片摘下并封装。

传统的EEPROM芯片在生产测试阶段，由于晶圆上芯片数目巨大，因此需要耗费大量的时间去检测和排除。传统测试参见附图1：上位机发送总线格式大多采用IIC/SPI，这类总线多数是串行的数据格式，数字逻辑电路将串行的总线格式转换成EEPROM所指定的读/写并行格式的时序，并做相应操作。由附图1所示，上位机需要发送多条读/写命令给EEPROM芯片，才能覆盖测试完整。以附图2和附图3中常见的IIC总线为例，工作频率200KHz，发送一条写命令占用29个时钟周期，消耗时间约145ns；发送一条读命令占用38个时钟周期，消耗时间约190ns。这样重复的操作消耗了极大的时间成本。这种批量测试，为了节约EEPROM的测试时间，通常仅对首地址进行读写操作，对全片读写、擦除操作测试，也不会特地进行芯片存储容量的查询与判断，因为那样做消耗更多的测试时间。

发明内容

为了解决上述的问题，本发明提出一种高效的EEPROM自测试方法。参见附图4：此发明中，上位机只需发送一次命令请求，数字逻辑电路按照需求，自主发送写和读请求至EEPROM，上位机等待一定时间后，如果收到正确的返回数据，则认为此EEPROM测试完成。这个方案中，有几个优势：

1.上位机仅发送一次简单的命令指示。数字逻辑电路解析此命令后，自动发送写和读EEPROM请求。代替了传统繁琐的读写时序。

2.数字电路与EEPROM的接口是并行数据处理。

3.EEPROM接口采用的读写时钟一般会大于IIC串行时钟。

4.上位机发送命令后，数字逻辑电路无须返回从EEPROM读取的数据。只需返回4个标志位给上位机，告诉当前检测已完成。

5.数字电路知道对应EEPROM的存储量，可以对芯片做完整测试。

6.上位机命令开发流程很大程度上被简化，减少出错概率。

7.在上位机等待芯片返回标志位的进程中，可以同时对其他芯片操作。

由此可见，本发明中的EEPROM自测试方式带来的各种开销的缩减是显而易见的。虽然此方案会稍微增加一些数字逻辑资源，但是与宝贵的时间成本权衡下来，此种方案更能凸显它的实用价值。

附图说明

图1为本发明示例传统EERPOM读写测试方式。

图2为本发明示例IIC典型写命令时序。

图3为本发明示例IIC典型读命令时序。

图4为本发明示例提出的一种高效EEPROM读写测试方式系统框图。

图5为本发明示例提出的一种自测试命令格式

具体实施方式