[发明专利]源极驱动器及其方法

权利要求书

1.一种源极驱动器，包括：

一数字模拟转换电路，用于接收具有多个数字数据的一数据信号并转换所述多个数字数据成多个模拟驱动信号；及

一线闩锁电路，耦接该数字模拟转换电路，用于闩锁所述多个模拟驱动信号并依据一时序信号的一上升缘输出所述多个模拟驱动信号，

还包括：

一数据接口电路，用于处理该数据信号并输出一时脉信号；及

一数据暂存电路，耦接在该数据接口电路与该数字模拟转换电路之间，用于依据该时脉信号暂存该数据信号。

2.如权利要求1所述的源极驱动器，其中该数字模拟转换电路与该线闩锁电路整合为一个转换闩锁电路。

3.如权利要求2所述的源极驱动器，还包括一输出缓冲电路，耦接该转换闩锁电路，用于依据该时序信号的下降缘输出对应的所述多个模拟驱动信号。

4.如权利要求1所述的源极驱动器，还包括一输出缓冲电路，耦接该线闩锁电路，用于依据该时序信号的下降缘输出所述多个模拟驱动信号。

5.如权利要求1至4中任一项所述的源极驱动器，其中该时序信号的该上升缘对应的所述多个模拟驱动信号闩锁的时间点不晚于该时序信号的该上升缘。

6.一种源极驱动方法，包括：

接收具有多个数字数据的一数据信号；

转换所述多个数字数据成多个模拟驱动信号；及

依据一时序信号闩锁所述多个模拟驱动信号，

其中接收具有所述多个数字数据的该数据信号的步骤是依据所述多个数字数据传递的路径长度决定所述多个数字数据的接收次序。

7.如权利要求6 中所述的源极驱动方法，还包括：

缓冲闩锁后的所述多个模拟驱动信号；及

依据该时序信号输出缓冲后的所述多个模拟驱动信号。

8.如权利要求6或7中所述的源极驱动方法，还包括：

减少该数据信号的第一笔该数字数据开始到该数据信号的最后一笔该数字数据结束之间的时间间隔，以满足该时序信号的一上升缘对应的所述多个模拟驱动信号闩锁的时间点不晚于该时序信号的该上升缘。

9.如权利要求6或7中所述的源极驱动方法，还包括：

增加从该数据信号的最后一笔该数字数据结束到下一数据信号的第一笔该数字数据开始之间的时间间隔，以满足该时序信号的一上升缘对应的所述多个模拟驱动信号闩锁的时间点不晚于该时序信号的该上升缘。