[发明专利]模式控制电路和设备

说明书

本发明实施例提供一种模式控制电路和设备。该电路包括：检测电路、锁存器电路、上下拉电路，上下拉电路包括电压上拉电路和电压下拉电路；检测电路用于检测DVDD是否下电；锁存器电路用于在DVDD下电后，控制锁存器电路的第一输出端的电压和锁存器电路的第二输出端的电压与上下拉电路关联；电压上拉电路用于上拉锁存器电路的第一输出端的电压为常上电区的电源电压，使锁存器电路的第一输出端输出用于控制受控电路进入掉电模式的控制信号；电压下拉电路用于下拉锁存器电路的第二输出端的电压到地，使得受控电路例如ADC电路在DVDD下电后进入Power Down模式，从而避免受控电路产生不必要的功耗和防止受控电路的输入端漏电。

技术领域

本发明实施例涉及通信技术，尤其涉及一种模式控制电路和设备。

背景技术

模拟数字转换器(Analog-to-Digital Converter，简称ADC)经常被用于电池电压监控、按键识别、传感器等场景中，该ADC可以被集成在一些处理芯片中，供相应的处理芯片进行使能控制。在上述所涉及的电池电压监控、按键识别、传感器等场景中，当芯片的数字电源和模拟电源均下电后，由于数字电源是产生用于控制ADC工作模式的信号的电源，因此在芯片的DVDD下电之后，ADC当前的模式进入不确定状态，例如在DVDD下电后，ADC依然处于正常工作模式(normal)，从而产生相应的功耗。如图1所示，ADC的数字电源DVDD和模拟电源AVDD均已下电，ADC当前的模式进入不确定状态，并且由于ADC内部的N阱电位从高电压变为零，作为传输门的P型金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，简称MOSFET)衬底无高电压，导致PN结正偏，此时产生从ADC输入端到ADC内部的电流倒灌(图中的ADC CORE为ADC核)，形成从待测器件(Device UnderTest，简称DUT)到ADC内部N阱的电流回路，从而导致待机下的漏电流。

故，如何保证在DVDD下电时，ADC电路能够正确进入Power Down模式，并且不会产生ADC输入端的漏电成为目前亟待解决的技术问题。

发明内容

本发明实施例提供一种模式控制电路和设备，用以解决现有技术中ADC电路在DVDD下电时无法准确进入Power Down模式进而产生相应的功耗以及ADC电路的输入漏电的技术问题。

第一方面，本发明实施例提供一种模式控制电路，包括：检测电路、锁存器电路和上下拉电路，所述上下拉电路包括电压上拉电路和电压下拉电路；其中，

该检测电路的第一输入端连接数字电源DVDD，检测电路的第二输入端连接掉电控制输入端，检测电路的第一输出端与锁存器电路的第一控制端连接，检测电路的第二输出端与锁存器电路的第二控制端连接，上述掉电控制输入端与锁存器电路的第三控制端连接，上述电压上拉电路的第一端与常上电区的电源连接，上述电压上拉电路的第二端与锁存器电路的第一输出端连接，上述电压下拉电路的第一端与锁存器电路的第二输出端连接，上述电压下拉电路的第二端接地；

所述检测电路，用于检测所述DVDD是否下电；

所述锁存器电路，用于在所述检测电路检测到所述DVDD下电后，控制所述锁存器电路的第一输出端的电压和所述锁存器电路的第二输出端的电压与所述上下拉电路关联；

所述电压上拉电路，用于上拉所述锁存器电路的第一输出端的电压为常上电区的电源电压，以控制所述锁存器电路的第一输出端的电压和所述锁存器电路的第二输出端的电压进入锁死状态，并使所述锁存器电路的第一输出端输出用于控制受控电路进入掉电模式的控制信号；

所述电压下拉电路，用于下拉所述锁存器电路的第二输出端的电压到地，以控制所述锁存器电路的第一输出端的电压和所述锁存器电路的第二输出端的电压进入锁死状态。