[发明专利]模式控制电路和设备

权利要求书

1.一种模式控制电路，其特征在于，包括：检测电路、锁存器电路和上下拉电路，所述锁存器电路包括第一控制端、第一输出端和第二输出端，所述上下拉电路包括电压上拉电路和电压下拉电路；其中，

所述检测电路与连接数字电源DVDD和所述锁存器电路的第一控制端相耦合，所述锁存器的第一输出端与所述电压上拉电路相耦合，所述锁存器电路的第二输出端与所述电压下拉电路相耦合；

所述检测电路，用于在所述DVDD下电时，控制所述锁存器电路的第一控制端，使得所述锁存器的第一输出端被所述电压上拉电路上拉为高电平，所述锁存器电路的第二输出端被所述电压下拉电路下拉为低电平。

2.根据权利要求1所述的电路，其特征在于，所述检测电路包括第一开关管，所述第一开关管的漏极与所述DVDD相耦合，所述第一开关管的源极与所述锁存器电路的第一控制端相耦合；

当所述DVDD下电时，所述第一开关管的源极电压下拉，使得所述锁存器电路的第一控制端为低电平。

3.根据权利要求1或2所述的电路，其特征在于，所述锁存器控制电路包括：第一开关电路和第二开关电路，所述锁存器电路的第一输出端经过所述第一开关电路接地，所述锁存器电路的第二输出端经过所述第二开关电路接地，所述锁存器电路的第一控制端耦合至所述第一开关电路和所述第二开关电路；

当所述锁存器电路的第一控制端为低电平时，所述第一开关电路和所述第二开关电路均断开，使得所述锁存器电路的第一输出端的电压被所述电压上拉电路上拉为常上电区的电源电压，所述锁存器电路的第二输出端被所述电压下拉电路下拉为低电平。

4.根据权利要求3所述的电路，其特征在于，所述第一开关电路包括第六开关管，所述第二开关电路包括第八开关管，所述第六开关管和所述第八开关管均为NMOS管，所述锁存器电路的第一控制端耦合至所述第六开关管和所述第八开关管的栅极，当所述锁存器电路的第一控制端为低电平时，所述第六开关管和所述第八开关管均关断。

5.根据权利要求3或4所述的电路，其特征在于，所述检测电路还包括：反相器，所述第一开关电路还包括第七开关管和第十二开关管，所述第二开关电路还包括第九开关管和第十三开关管；

所述反相器的输入端与掉电控制输入端连接，所述反相器的输出端与所述第七开关管和所述第十二开关管的栅极相耦合，所述掉电控制输入端与所述第九开关管和所述第十三开关管的栅极相耦合。

6.根据权利要求5所述的电路，其特征在于，所述反相器包括第二开关管和第三开关管，所述第二开关管的源极与所述第一开关管的漏极连接，所述第二开关管的栅极和所述第三开关管的栅极连接并引出所述反相器的输入端，所述第二开关管的漏极与所述第三开关管的漏极连接并引出所述反相器的输出端，所述第三开关管的源极接地。

7.根据权利要求6所述的电路，其特征在于，所述第七开关管的源极接地，所述第七开关管的漏极与所述第六开关管的源极相连，所述第六开关管的漏极与所述第十二开关管的源极相连，所述第十二开关管的漏极与所述锁存器电路的第一输出端相连；

所述第九开关管的源极接地，所述第九开关管的漏极与所述第八开关管的源极相连，所述第八开关管的漏极与所述第十三开关管的源极相连，所述第十三开关管的漏极与所述锁存器电路的第二输出端相连。

8.根据权利要求1至7任一项所述的电路，其特征在于，所述电压上拉电路包括第四开关管，所述电压下拉电路包括第五开关管，所述第四开关管的源极与所述常上电区的电源连接，所述第四开关管的栅极与所述第四开关管的漏极相连并连接至所述锁存器电路的第一输出端；

所述第五开关管的源极接地，所述第五开关管的栅极与所述第五开关管的漏极相连并连接至所述锁存器电路的第二输出端。