[发明专利]恒流电路

说明书

本发明涉及恒流电路，该恒流电路具有：第1电流镜电路，其与第1电源连接，具有第1导电型的第1输入晶体管和第1输出晶体管；第2电流镜电路，其具有设置在第1输入晶体管与第2电源之间的第2导电型的第2输出晶体管和设置在第1输出晶体管与第2电源之间的第2导电型的第2输入晶体管；电阻，其安插于第2输出晶体管与第2电源之间；以及电容器，其一端与第1电源连接，另一端连接于第2输出晶体管和电阻的连接点。

技术领域

本发明涉及生成恒定电流的恒流电路。

背景技术

一般而言，在半导体集成电路内，大多采用恒流电路，该恒流电路的特性在确定半导体集成电路的性能的方面成为重要因素。

图4是现有的恒流电路100的结构，并具有由作为P沟道型MOS晶体管的晶体管M1和M2构成的电流镜电路101、由作为N沟道型MOS晶体管的晶体管M3和M4构成的电流镜电路102、和电阻R1(例如，参照专利文献1)。电阻R1安插于晶体管M3的源极与电源电压VSS的布线LVSS之间。

此外，启动电路103从内部所具备的电流源向晶体管M1供给规定的电流，在电流镜电路101中流过镜像电流，进行恒流电路的启动。

如上所述，恒流电路构成为输出与流过晶体管M1的镜像电流对应的基准电流的电流镜电路。

该电流镜电路优选对制造工艺的晶体管的偏差等进行补偿，持续地输出恒定的基准电流。

专利文献1：日本特开2009-193211号公报

但是，在专利文献1的恒流电路中，在施加到布线LVDD的电源电压VDD发生变动的情况下，在晶体管的各端子与布线之间的寄生电容中瞬态地流过电流，因此，在与电源电压VDD的变动对应的瞬态状态下，恒定电流会发生变动。

即，在电源电压VDD从规定的电压起上升的情况下，镜像电流瞬态地增加，因此，恒流电路在对应于该增加的期间内，成为恒定电流增加的状态。另一方面，在电源电压VDD从规定的电压起下降的情况下，镜像电流瞬态地减少，因此，在对应于该减少的期间内，成为恒定电流减少的状态。

发明内容

本发明是鉴于这种情况而完成的，其目的在于提供一种能够在电源电压VDD发生变动时抑制与该电源电压的变动对应的恒定电流的瞬态变动的恒流电路。

本发明的恒流电路的特征在于，具有：第1电流镜电路，其与第1电源连接，具有第1导电型的第1输入晶体管和第1输出晶体管；第2电流镜电路，其具有设置在所述第1输入晶体管与第2电源之间的第2导电型的第2输出晶体管和设置在所述第1输出晶体管与所述第2电源之间的所述第2导电型的第2输入晶体管；电阻，其安插于所述第2输出晶体管与所述第2电源之间；以及电容器，其一端与所述第1电源连接，另一端连接于所述第2输出晶体管和所述电阻的连接点。

根据本发明，可以提供一种能够在电源电压VDD发生变动时抑制与该电源电压的变动对应的恒定电流的瞬态变动的恒流电路。

附图说明

图1是示出第1实施方式的恒流电路的结构例的电路图。

图2是示出因恒流电路中的由于电容器C1的有无而引起的电源电压VDD的变动产生的恒定电流的变化的模拟结果的波形图。

图3是示出第2实施方式的恒流电路的结构例的电路图。

图4是示出现有的恒流电路的结构的电路图。

标号说明

10、10A：恒流电路；11：第1电流镜电路；12：第2电流镜电路；13：启动电路；14：延迟元件；C1：电容器；LVDD、LVSS：布线；N1、N2、P1、P2、P3：晶体管；R1：电阻。

具体实施方式