[发明专利]移位寄存器及其驱动方法、栅极驱动电路、显示面板

权利要求书

1.一种移位寄存器，其特征在于，包括：

显示控制模块，所述显示控制模块分别与上拉节点、第一电源和第一控制端相连，所述显示控制模块用于在显示模式，在所述第一控制端的控制下将所述第一电源提供的电位写入所述上拉节点；

感测控制模块，所述感测控制模块分别与上拉节点、第二控制端和第三控制端相连，所述感测控制模块包括感测输入单元和感测上拉单元，所述感测输入单元用于在所述显示控制模块将所述第一电源提供的电位写入所述上拉节点时，根据所述第二控制端的第二控制信号将所述第一电源提供的电位写入保持节点，所述感测上拉单元用于在感测模式，根据所述第三控制端的第三控制信号，将所述保持节点存储的电位写入所述上拉节点；所述感测输入单元包括第一晶体管和第一电容，所述第一晶体管的第一极与所述上拉节点相连，所述第一晶体管的第二极与所述保持节点相连，所述第一晶体管的控制极与所述第二控制端相连，所述第一电容的一端与所述保持节点相连，所述第一电容的另一端与第二电源相连；所述感测上拉单元包括第二晶体管，所述第二晶体管的第一极与所述保持节点相连，所述第二晶体管的第二极与所述上拉节点相连，所述第二晶体管的控制极与所述第三控制端相连；其中，所述第二控制端的第二控制信号为外部电路产生的随机信号；

第一输出模块，所述第一输出模块与所述上拉节点、第一时钟端和第一输出端相连，所述第一输出模块用于在所述显示模式或感测模式，根据所述上拉节点的电位和所述第一时钟端的第一时钟信号控制所述第一输出端输出栅极驱动信号或感测驱动信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：

第三晶体管，所述第三晶体管的第一极与所述第一时钟端相连，所述第三晶体管的第二极与所述第一输出端相连，所述第三晶体管的控制极与所述上拉节点相连；

第二电容，所述第二电容的一端与所述第三晶体管的控制极相连，所述第二电容的另一端与所述第三晶体管的第二极相连。

3.根据权利要求1所述的移位寄存器，其特征在于，还包括：

级联输出模块，所述级联输出模块与第二时钟端、所述上拉节点和级联输出端相连，所述级联输出模块用于在所述显示模式，根据所述上拉节点的电位和所述第二时钟端的第二时钟信号控制所述级联输出端输出级联控制信号。

4.根据权利要求3所述的移位寄存器，其特征在于，所述级联输出模块包括：

第四晶体管，所述第四晶体管的第一极与所述第二时钟端相连，所述第四晶体管的第二极与所述级联输出端相连，所述第四晶体管的控制极与所述上拉节点相连。

5.根据权利要求3所述的移位寄存器，其特征在于，所述显示控制模块包括：

输入单元，所述输入单元分别与所述上拉节点、所述第一电源和所述第一控制端相连，所述输入单元用于在显示模式，在所述第一控制端的控制下将所述第一电源提供的电位写入所述上拉节点；

放电单元，所述放电单元分别与所述上拉节点、第二电源端和放电控制端相连，所述放电单元用于根据所述放电控制端的放电控制信号控制所述上拉节点对所述第二电源端放电；

下拉控制单元，所述下拉控制单元分别与所述上拉节点、下拉节点和第一电源相连，所述下拉控制单元用于在所述上拉节点的控制下，将所述第一电源的电位写入所述下拉节点；

第一下拉单元，所述第一下拉单元分别与所述下拉节点、所述上拉节点、所述级联输出端和第二电源相连，所述第一下拉单元用于在所述下拉节点的控制下，将所述上拉节点和所述级联输出端下拉至所述第二电源的电位；

第二下拉单元，所述第二下拉单元分别与所述下拉节点、所述第一输出端和第三电源相连，所述第二下拉单元用于在所述下拉节点的控制下，将所述第一输出端下拉至所述第三电源的电位；

复位单元，所述复位单元分别与复位控制端、所述上拉节点和所述第二电源相连，所述复位单元用于在所述复位控制端的控制下，将所述上拉节点下拉至所述第二电源的电位。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一控制端连接前两级移位寄存器的级联输出端，所述放电控制端连接后三级移位寄存器的级联输出端。