[发明专利]共享第一级处理器高速缓存的硬件排序加速器

说明书

共享第一级处理器高速缓存的硬件排序加速器。计算机处理器包括存储器单元和处理器高速缓存，存储器单元存储要加载到部分锦标赛排序中的键值，处理器高速缓存从存储器单元获得指示键值的树数据。硬件合并排序加速器基于键值生成锦标赛树，并且执行部分锦标赛排序，以将锦标赛结果的第一部分存储在处理器高速缓存中，同时从处理器高速缓存中排除锦标赛结果的第二部分。

技术领域

本发明一般而言涉及计算系统，并且更具体而言，涉及被配置为对计算机处理器的数据记录进行排序的排序加速器。

背景技术

计算系统被广泛用来处理和排序存储在数据库中的数据记录。已经开发了各种排序算法来减少排序时间以改进计算系统的处理性能。一个这样的排序算法被称为锦标赛树排序(tournament tree sort)。

通常，锦标赛树排序是基于二叉树的选择和替换排序算法。锦标赛树排序算法允许以连续流传输的方式对与数据记录相关联的键进行排序。传入的键被输入到叶子节点中，并且这些键以排序的顺序从树的根节点退出。对于最初填充到叶子节点中的一组输入记录，在每个树级别执行成对比较，直到在树根处出现获胜记录。在初始回合的比较和填充之后，除了从树中发送出的获胜键之外，每个非叶子节点只保持一个输入键。在连续排序期间，在从树中移除获胜者之后，在先前获胜者的叶子节点处插入新的输入记录，并且将新的输入记录与每个级别的恰好一个非叶子节点进行比较(并且如果需要则进行交换)，直到到达树根并且确定新的获胜者。

发明内容

根据非限制性实施例，一种计算机处理器包括存储器单元和处理器高速缓存，存储器单元被配置为存储要加载到部分锦标赛排序中的键值，处理器高速缓存被配置为从存储器单元获得指示键值的树数据。计算机处理器还包括与存储器单元和处理器高速缓存进行通信的硬件合并排序加速器。合并排序加速器被配置为基于仅存储在存储器和处理器高速缓存中的键值生成锦标赛树，并且执行部分锦标赛排序，以将锦标赛结果的第一部分存储在处理器高速缓存中。

根据另一个非限制性实施例，提供了一种计算机实现的方法，用于对存储在硬件计算机处理器中的多个数据值进行排序。该方法包括在计算机处理器的存储器单元中存储要加载到部分锦标赛排序中的键值，以及经由处理器高速缓存从存储器单元获得指示键值的数据。该方法还包括经由硬件合并排序加速器基于键值生成锦标赛树，以及经由合并排序加速器执行部分锦标赛排序，以将锦标赛结果的第一部分存储在处理器高速缓存中，同时从处理器高速缓存中排除锦标赛结果的第二部分。

根据又一个非限制性实施例，提供了一种计算机程序产品，用于控制电子计算机处理器对数据进行排序。该计算机程序产品包括计算机可读存储介质，该计算机可读存储介质具有与其一起实施的程序指令。程序指令可由电子计算机处理器执行以执行操作，所述操作包括在计算机处理器的存储器单元中存储引用要加载到部分锦标赛排序中的键值的列表，以及经由处理器高速缓存从存储器单元获得指示键值的数据。该方法还包括经由硬件合并排序加速器基于键值生成锦标赛树，以及经由合并排序加速器执行部分锦标赛排序，以将锦标赛结果的第一部分存储在处理器高速缓存中，同时从处理器高速缓存中排除锦标赛结果的第二部分。键值表示被划分成高阶基数(例如2^64)的多个字(word)或数位(digit)的字符串。为了简单起见，附图使用基数10的数位。

根据又一个非限制性实施例，计算机系统被配置为对数据进行排序。计算机系统包括处理器高速缓存和硬件合并排序加速器。处理器高速缓存与安装在计算机系统中的单独存储器单元进行信号通信，并且被配置为确定存储在存储器单元中的多个键值。硬件合并排序加速器与存储器单元和处理器高速缓存进行信号通信。合并排序加速器被配置为基于从处理器高速缓存获得的键值生成锦标赛树，并且执行多个部分锦标赛排序，以确定参与部分锦标赛排序的键值列表当中的总体获胜键值。计算机系统还包括存储器单元，存储器单元包括被配置为存储每个总体获胜键值的存储器位置。响应于存储总体获胜键而连续地更新存储器单元，使得每个总体获胜键相对于彼此自动地顺序存储。