[发明专利]一种高精度低回踢噪声的时钟再生延迟链

权利要求书

1.一种高精度低回踢噪声的时钟再生延迟链，其特征在于，包括：

电压转换模块，连接电压输入端，用于将输入信号转换为第一电压信号和第二电压信号；

延迟链模块，连接所述电压转换模块和时钟输入端，用于根据所述第一电压信号和所述第二电压信号控制时钟延迟时间得到第一时钟信号簇和第二时钟信号簇；其中，所述延迟链模块包括N个级联的延迟链基本单元，所述延迟链基本单元均连接所述电压转换模块；其中，N为正整数；所述延迟链基本单元包括依次串联的低通滤波子单元、第一延迟子单元、第一时钟再生子单元、第二延迟子单元以及第二时钟再生子单元；

所述低通滤波子单元包括第一电阻R1和第二电阻R2；其中，

所述第一电阻R1的一端连接所述电压转换模块，另一端连接所述第一延迟子单元和所述第二延迟子单元；

所述第二电阻R2的一端连接所述电压转换模块，另一端连接所述第一延迟子单元和所述第二延迟子单元；

时钟驱动模块，连接所述延迟链模块，用于接收并处理所述第一时钟信号簇和所述第二时钟信号簇，输出多相位时钟信号簇。

2.根据权利要求1所述的时钟再生延迟链，其特征在于，所述第一延迟子单元包括依次串接于电源端VDD和GND端的晶体管M1、M5、M6、M3；其中，

所述晶体管M1的源极连接电源VDD端，所述晶体管M3的源极连接GND端；

所述晶体管M1的栅极通过所述第一电阻R1连接电压转换模块；

所述晶体管M3的栅极通过所述第二电阻R2连接电压转换模块；

所述晶体管M5和M6的栅极相互连接，并连接时钟输入端。

3.根据权利要求2所述的时钟再生延迟链，其特征在于，所述第一时钟再生子单元包括晶体管M7、M8、M9、M10；其中，

所述晶体管M7的栅极连接所述晶体管M5和M6的漏极公共端，所述晶体管M7的源极连接电源VDD端；

所述晶体管M8的栅极连接所述晶体管M7的栅极并连接所述晶体管M5和M6的漏极公共端，所述晶体管M8的源极连接GND端，漏极连接所述晶体管M7的漏极；

所述晶体管M9的栅极连接所述晶体管M7和M8的漏极公共端，所述晶体管M9的源极连接电源VDD端；

所述晶体管M10的栅极连接所述晶体管M9的栅极并连接所述晶体管M7和M8的漏极公共端，所述晶体管M10的源极连接GND端，所述晶体管M10的漏极连接所述晶体管M9的漏极并作为所述第一时钟再生子单元的输出端输出第一时钟信号。

4.根据权利要求3所述的时钟再生延迟链，其特征在于，所述第二延迟子单元包括依次串接于电源端VDD和GND端的晶体管M2、M11、M12、M4；其中，

所述晶体管M2的源极连接电源VDD端，所述晶体管M4的源极连接GND端；

所述晶体管M2的栅极通过所述第一电阻R1连接电压转换模块；

所述晶体管M4的栅极通过所述第二电阻R2连接电压转换模块；

所述晶体管M11和M12的栅极相互连接，并连接所述第一时钟再生子单元的输出端。

5.根据权利要求4所述的时钟再生延迟链，其特征在于，所述第二时钟再生子单元包括晶体管M13、M14、M15、M16；其中，

所述晶体管M13的栅极连接所述晶体管M11和M12的漏极公共端，所述晶体管M13的源极连接电源VDD端；

所述晶体管M14的栅极连接所述晶体管M13的栅极并连接所述晶体管M11和M12的漏极公共端，所述晶体管M14的源极连接GND端，所述晶体管M14的漏极连接所述晶体管M13的漏极；

所述晶体管M15的栅极连接所述晶体管M13和M14的漏极公共端，所述晶体管M15的源极连接电源VDD端；

所述晶体管M16的栅极连接所述晶体管M15的栅极并连接所述晶体管M13和M14的漏极公共端，所述晶体管M16的源极连接GND端，所述晶体管M16的漏极连接所述晶体管M15的漏极并作为所述第二时钟再生子单元的输出端输出第二时钟信号。