[发明专利]通信装置及通信方法

说明书

本发明涉及一种通信装置，包括至少一个通道单元，每个通道单元包括第一接口单元、第二接口单元、第一FIFO单元、第二FIFO单元和存储单元。第一接口单元包括第一控制寄存器，第一控制寄存器适于接收待传输数据的数量信息和位置信息。第二接口单元包括第二控制寄存器，第二控制寄存器适于接收来自第一控制寄存器的待传输数据的数量信息，且适于接收接收端为待传输数据分配的存储区域的位置信息。第一FIFO单元连接第一接口单元，且适于从第一控制寄存器获取待传输数据的数量信息和位置信息。第二FIFO单元连接第二接口单元，且适于从第二控制寄存器获取待传输数据的数量信息。存储单元连接第一FIFO单元和第二FIFO单元。

技术领域

本发明涉及一种通信装置，该通信装置可以实现发送端和接收端之间的高速通信。

背景技术

在集成电路领域，为了满足通信、多媒体和数字处理等方面的需求，片上系统(SoC,System-on-a-chip)己不仅仅集成一个核(Core)或者处理器(CPU)，而更多的是将多个处理器集成到系统中，甚至还需要结合片外的处理器共同工作。例如，在个人电脑和智能手机等电子设备内部往往采用多处理器运行的模式。在包含有两个或两个以上的处理器的系统中，各处理器之间彼此可以交换数据，共享内存、I/O设备、控制器以及外部设备等资源。通过操作系统的控制，在处理器和程序之间实现作业、任务、程序、数组及其元素各级的全面并行。

在包含多个处理器的通信系统中，各处理器之间能否实现高速、有效的通信，对系统的整体性能有着至关重要的作用。有鉴于此，如何提供一种通信装置，使其可以实现多处理器之间(核间)的高速通信，为目前业界亟待解决的问题。

图1是一种现有的通信装置的结构示意图。参考图1所示，该通信装置10采用传统内存拷贝的通信方式。下面以SoC内部处理器110向处理器120发送数据为例对这种通信方式进行说明。首先，处理器110将待发送的数据写入(WR,Write)到约定的共享内存130中，然后，处理器110发送中断请求(IRQ,Interrupt request)通知处理器120。处理器120收到中断请求后从共享内存130中读出该数据。采用这种通信方式的通信装置10可以实现核间地址空间的有效隔离，安全性相对较高。但是由于每次都需要处理器110完成数据的写入后，处理器120才能读出该数据，因而通信效率较低，无法满足高速数据传输的需求。

图2是另一种现有的通信装置的结构示意图。参考图2所示，该通信装置20采用零内存拷贝的通信方式。下面同样以SoC内部处理器210向处理器220发送数据为例对这种通信方式进行说明。首先，内存221为处理器220的子系统，而不是如图1中的共享内存130那样为处理器110和处理器120所共享。处理器220通过某个约定或者通知机制，告知处理器210待接收数据的内存221的起始地址。然后，处理器210直接把待发送的数据写入该内存221中，并发送中断请求(IRQ)通知处理器220。处理器220收到中断请求后从内存221中读出该数据。采用这种通信方式的通信装置20虽然效率相对较高，但是需要各处理器暴露自己的一部分内存地址空间，以允许其它处理器修改该内存地址空间，因而存在数据篡改等风险，系统设计并不合理。

发明内容

本发明所要解决的技术问题是提供一种通信装置，该通信装置可以实现发送端和接收端之间的高速通信。