[发明专利]一种双芯片程序更新装置及方法

权利要求书

1.一种双芯片程序更新装置，包括：第一芯片、第二芯片及用于存储需要更新的程序数据的外扩存储器；其特征在于，所述双芯片程序更新装置还包括：

第一缓冲电路，其连接于所述第一芯片和所述外扩存储器之间；

第二缓冲电路，其连接于所述第二芯片和所述外扩存储器之间；

所述双芯片程序更新装置具有第一芯片更新状态和第二芯片更新状态，当所述双芯片程序更新装置在所述第一芯片更新状态时，所述第一芯片通过所述第一缓冲电路和所述外扩存储器连通以获取所述需要更新的程序数据，所述第二芯片和所述外扩存储器断开；当所述双芯片程序更新装置在所述第二芯片更新状态时，所述第二芯片通过所述第二缓冲电路和所述外扩存储器连通以获取所述需要更新的程序数据，所述第一芯片和所述外扩存储器断开；

所述双芯片程序更新装置还包括用于在所述第一芯片更新状态和所述第二芯片更新状态之间切换的非门电路。

2.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片、所述第一缓冲电路和所述第二缓冲电路分别具有OE管脚，所述第一芯片的OE管脚连接于所述第一缓冲电路的OE管脚，所述非门电路连接于所述第一芯片的OE管脚和所述第二缓冲电路的OE管脚之间。

3.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片、所述第二芯片及所述外扩存储器分别具有SPI接口，各所述SPI接口分别包括MISO连接端口、MOSI连接端口、CLK连接端口及Slave_Set连接端口；所述第一芯片的CLK连接端口和Slave_Set连接端口连接于所述第一缓冲电路，所述第二芯片的CLK连接端口和Slave_Set连接端口连接于所述第二缓冲电路，所述外扩存储器的CLK连接端口和Slave_Set连接端口均连接于所述第一缓冲电路和所述第二缓冲电路；所述第一芯片的MOSI连接端口和所述第二芯片的MOSI连接端口分别连接于所述外扩存储器的MOSI连接端口；所述外扩存储器的MISO连接端口分别连接于所述第一芯片的MISO连接端口和所述第二芯片的MISO连接端口。

4.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一缓冲电路具有接所述第一芯片的A端口、连接所述外扩存储器的Y端口及用于切换控制所述A端口能否将数据传递到所述Y端口的OE管脚；所述第二缓冲电路具有接所述第二芯片的A端口、连接所述外扩存储器的Y端口及用于切换控制所述A端口能否将数据传递到所述Y端口的OE管脚。

5.根据权利要求1所述的双芯片程序更新装置，其特征在于：所述第一芯片具有用于连接外部数据传输模块以获取所述需要更新的程序数据的对外通讯接口；所述第二芯片具有输入监测单元，所述输入监测单元连接所述非门电路的输入端。

6.一种如权利要求1-5任一项所述的双芯片程序更新装置的双芯片程序更新方法，包括第一芯片更新步骤和第二芯片更新步骤，其特征在于，在执行所述第一芯片更新步骤时，所述第一芯片获得所述外扩存储器的控制权；在执行所述第二芯片更新步骤时，所述第二芯片获得所述外扩存储器的控制权。

7.根据权利要求6所述的双芯片程序更新方法，其特征在于，所述双芯片程序更新方法还包括需要更新的程序数据的获取及存储步骤，该获取及存储步骤具体包括：通过第一芯片获取外部传输的需要更新的程序数据，并将所述需要更新的程序数据传递到所述外扩存储器并存储到所述外扩存储器的相应区域；其中，所述外扩存储器具有第一芯片存储信息标记区、第一芯片程序暂存区、第一芯片程序备份区、第二芯片存储信息标记区、第二芯片程序暂存区及第二芯片程序备份区；当获得的所述需要更新的程序数据为第一芯片的程序，则存储在所述第一芯片程序暂存区，当获得的所述需要更新的程序数据为第二芯片的程序，则存储在所述第二芯片程序暂存区。