[发明专利]一种面向弱故障的低电压SRAM测试方法

说明书

本发明提供一种面向弱故障的低电压SRAM测试方法，基于弱故障敏化机制，整合存储单元弱故障、译码器字线弱故障和写驱动位线弱故障对应的测试元素，同时引入棋盘数据背景并配合连续读操作，设计出一种算法复杂度仅为12N的新型测试算法，通过电路实现和验证表明该测试方法对这三种弱故障的故障覆盖率较现有测试方法有所提高。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种面向弱故障的低电压SRAM测试方法。

背景技术

随着汽车电子、智能家居等不同应用场景的芯片对低功耗的要求越来越高，作为芯片内最关键模块之一的低功耗SRAM正逐渐成为业界的研究热点。实现SRAM低功耗的方法有很多种，其中最有效的方法就是直接降低供电电压，因此低至近阈值区的低电压SRAM成为了近些年来的热点研究对象。但是在电源电压接近阈值电压的情况下，更先进的工艺和制造过程中可能出现的随机参数变化给SRAM的稳定性和可靠性带来了极大的挑战，因此对低电压SRAM测试变得越来越重要。

弱故障是指用传统的测试方法很难或无法测试到的故障，同样也会包括一些动静态故障、电路结构类故障等，这类故障随着工艺节点不断降低、供电电压不断下降，逐渐成为影响芯片测试逃逸率的最主要因素之一。这种故障具体表现为所对应的物理制造缺陷很小、不明显，以至于单个这种缺陷引起的单个故障不足以让芯片功能失效，但是两个或两个以上这种故障的同时存在和敏化会在某些情况下引起叠加效应，进而可能会引起强故障，最终导致芯片功能失效。这类故障正是传统测试方法的测试盲点，也是如今测试逃逸率难以下降的关键所在。

发明内容

为解决上述问题，本发明的目的提供一种面向弱故障的低电压SRAM测试方法，采用棋盘数据背景并配合连续读操作，对存储单元弱故障、译码器字线弱故障和写驱动位线弱故障的故障覆盖率较现有测试方法有所提高，在March C+算法、Checkerboard算法和三种弱故障机理研究的基础上，根据临界电阻的定义推演出三种弱故障对应的测试元素，且根据棋盘数据背景比传统数据背景在低电压下更易敏化故障的特性，算法复杂度12N。

本发明提供一种面向弱故障的低电压SRAM测试方法，所述测试方法步骤如下：

步骤一：建立弱故障模型：选取了阵列电路、地址译码器电路和写驱动电路中三处敏感的位置进行了故障注入，并根据任意一点注入故障后能否正确实现相应的读写操作序列，提出了三种弱故障模型，分别为存储单元弱故障、译码器字线弱故障和写驱动位线弱故障；

步骤二：March-CBD算法设计：为了增加算法的故障覆盖率，除了基于弱故障激活敏化机制整合三种弱故障测试元素之外，还引入了Checkerboard数据背景和连续读操作，推导出的March-CBD算法为：

{↑wDrD，↑rD，↑wD’rD’，↑rD’，↓wDrD，↓rD，↓wD’rD’，↓rD’}

其中D为Checkerboard数据背景；

步骤三：基于March-CBD算法BIST电路设计：MBIST系统的关键模块有两个：BISTController和BIST Collar；

步骤四：故障注入和验证：验证实例采用的是HSIM和VCS联合仿真方法。

进一步改进在于：所述步骤一中存储单元弱故障使用存储单元内的两个反相器的耦合臂之间的电阻R_a表示该故障，当R_a值小于临界电阻R_1critical时，该存储单元能正常读写，Q、QB虽然会存在一定的电压损耗且曲线不够平滑，但是依旧能在一个周期内达到逻辑值，当R_a值大于R_1critical，弱缺陷就会直接转变为强缺陷，存储单元的读写就会发生错误。