[发明专利]一种相控阵波束控制装置及其控制方法

权利要求书

1.一种相控阵波束控制装置，其特征在于，包括：

第一FPGA模块，用于处理波束的相位数据；

第二FPGA模块，与所述第一FPGA模块交互连接，用于根据所述第一FPGA模块处理后的相位数据，对多个射频收发组件输出相应的指令；

时钟与同步信号模块，所述时钟与同步信号模块的输出端口分别与所述第一FPGA模块、所述第二FPGA模块的输入端口连接，用于产生时钟信号并同步到所述第一FPGA模块和所述第二FPGA模块；

第一DDR模块，与所述第一FPGA模块交互连接，用于存储所述第一FPGA模块产生的过程数据；

FLASH模块，与所述第一FPGA模块交互连接，用于存储加载所需的配置信息；

电源模块，所述电源模块的电源输出端口分别与所述第一FPGA模块和所述第二FPGA模块的电源输入端口连接，用于所述第一FPGA模块和所述第二FPGA模块的供电；

所述第一FPGA模块包括：

处理器；

时钟模块，用于产生时钟信号供所述处理器使用；

第一寄存器模块，用于锁存处理器产生的变量数据；

第一高速serdes接口模块，用于实现所述第一FPGA模块与所述第二FPGA模块之间通信；

复位模块，用于复位所述处理器；

所述处理器包括：

MAC模块，用于接收TCP协议报文信息，并根据报文信息处理相位数据；

第二DDR模块，用于控制所述第一DDR模块，并存储所述MAC模块产生的临时数据；

定时器模块，用于产生定时中断信号；

中断模块，用于根据不同优先级对所述定时器模块产生的中断信号进行统一管理；

SPI模块，用于与外部FLASH芯片进行通信；

ENVM模块，用于存储应用数据与升级数据；

IIC模块，用于监控多个射频收发组件的状态；

所述MAC模块、所述第二DDR模块、所述定时器模块、所述中断模块、所述SPI模块、所述ENVM模块和所述IIC模块之间交互连接；

其中，所述第二FPGA模块包括：

第二高速serdes接口模块，用于实现所述第二FPGA模块与所述第一FPGA模块之间的通信；

FIFO模块，用于存储从所述第二高速serdes接口模块输出的幅相数据，按照先进先出的原则，管理从第二高速serdes接口模块输出的数据；

第二寄存器模块，用于存储变量数据；

同步信号模块，用于输出同步信号；

调度器模块，用于对同步信号进行采样，形成各种控制逻辑，并读取所述FIFO模块中存储的幅相信息，将信息通过输出模块输出到相应的控制管脚；

输出模块，用于进行控制信号管脚分配。

2.根据权利要求1所述的相控阵波束控制装置，其特征在于，还包括：

PHY模块，分别与所述第一FPGA模块、外部网络交互连接，用于实现所述第一FPGA模块、外部网络之间的数据交换；

所述第一DDR模块，还用于缓存所述PHY模块接收的控制数据；

所述FLASH模块，还用于存储所述PHY模块接收的升级数据。

3.根据权利要求1所述的相控阵波束控制装置，其特征在于：

所述第一FPGA模块还用于监控多个射频收发组件的状态。

4.根据权利要求1所述的相控阵波束控制装置，其特征在于，所述第一FPGA模块(10)和所述第二FPGA模块之间通过serdes串行接口连接。

5.一种应用于权利要求1-4任一项所述的相控阵波束控制装置的控制方法，其特征在于，包括以下步骤：

第一FPGA模块处理波束的相位数据；

第二FPGA模块根据第一FPGA模块处理后的相位数据，对多个射频收发组件输出相应的指令。