[发明专利]一种软件定义的协议控制器及方法

说明书

本发明提供一种软件定义的协议控制器及方法。该协议控制器包括：链路层发送侧功能单元，用于对用户输入接口输入的数据包进行包缓存和管理、生成控制符、以及将数据包和控制符组合发送至PCS输入并行总线；链路接收侧功能单元，用于将PCS输入并行总线上的数据分离为控制符和数据包、以及按照协议规定将数据包输出至用户输出接口；链路层状态寄存器，用于存储协议控制器链路层的状态信息。该方法包括：接收用户输入接口输入的数据包进行包缓存和管理，并选择优先发送的数据包；生成控制符；将数据包和控制符发送至PCS输入并行总线；将数据分离为控制符和数据包；将接收的数据包输出至用户输出接口。本发明增加了通信接口的灵活性。

技术领域

本发明涉及高速串行通信技术领域，尤其涉及一种软件定义的协议控制器的装置及方法。

背景技术

目前，高速串行接口因其接口引脚较少、传输速率高、抗干扰性强、布线连线简单，成为了芯片与芯片、板卡与设备之间主要的数据通信方式，如在数据中心、高性能计算、雷达处理系统、视频监控系统等基础设施中都采用串行通信方式进行数据传输。但是不同的应用场景和需求下，通信的接口协议可能不一样，常用的有Ethernet接口、Fiber Channel接口、RapidIO接口、PCIe接口等。为了适应不同的需求，越来越多的高性能处理芯片都集成了多种高速串行接口硬核（IP核），比如NXP的T2080 DSP芯片，它集成了包括以太网，PCIe、RapidIO等多种协议控制器和多种频点的SerDes，增加了芯片适用性，但同时也大大增大了芯片的面积和功耗。传统的通信接口采用了专用集成电路（Application SpacificIntegrated Chip, ASIC）的实现方式，其协议类型是不可改变的，大大限制了整个芯片使用范围。

传统的高速串行接口采用刚性的协议解析逻辑，只能支持一种或者一类协议的互连通信。高速串行通信协议一般由多个层次协议组成，比如OSI（Open SystemInterconnection）参考模型分成七层，分别是物理层（PMA+PCS模块）、链路层（MAC）、网络层、传输层，会话层、表示层和应用层，其中物理层和链路层组成了协议控制器，主要实现协议（数据）包的可靠传输，其功能一般采用定制化的电路实现，而其他各层目前已经能够实现软件控制。如图6所示，传统协议控制器结构：包括物理层和链路层，它们的主要功能和实现方式如下：

1）PMA+PCS模块：负责传输字的串并转换，编解码、位宽变换、时钟恢复和同步等功能，不同协议主要体现在传输速率、编解码规则、以及带宽等存在差异。由于不同协议的编码规则较为固定，并且当前支持宽频点多协议的PLL技术和时钟回复（SDR）技术也较成熟，这部分功能一般采用可配置的ASIC电路设计。其中，PCS：全称Physical Coding Sublayer，指物理编码子层；PMA：全称Physical Medium Attachment，指物理媒介子层。

2）MAC模块：MAC主要负责链路的建立和维护、协议报文的收发、解析、差错控制和流量控制等，是与协议紧密相关的功能模块，不同协议有专用的IP核，当前没有通用的解决方案。

现有的高速串行通信协议都是基于包交换的传输协议，并采用控制符实现链路维护和数据包的可靠传输，因此高速串行总线上会传输数据包和控制符内容。为了提高速率和降低功耗，协议控制器内部的链路层的功能一般采用ASIC设计，只能支持一种或者一类协议的链路建立和报文收发功能，因此其适用范围也受到了限制，主要存在3个方面的缺陷：(1)端口协议控制器处理的报文协议固定，不能根据需求进行变换；(2)现有芯片为了适应不同的应用场景，需要集成多种协议的控制器，增加芯片面积和成本；(3)无法根据需求进行自定义协议。

发明内容