[发明专利]全加器集成电路、四输入复用器集成电路及其使用方法

权利要求书

1.一种全加器集成电路，所述全加器集成电路包括：

互补信号生成器电路，被配置为：接收三个输入信号，并基于所述三个输入信号中的各个输入信号生成三个互补输出信号，所述三个输入信号各自具有高逻辑电平和低逻辑电平中的一个；

内部信号生成器电路，被配置为：基于所述三个互补输出信号中的两个和所述三个输入信号中的一个生成内部信号；

求和输出信号生成器电路，被配置为：基于所述三个互补输出信号中的一个、内部信号和互补内部信号，生成输出求和信号，其中，互补内部信号与内部信号互补；以及

进位信号生成器电路，被配置为：基于所述三个互补输出信号中的两个、内部信号和互补内部信号，生成进位信号。

2.根据权利要求1所述的全加器集成电路，其中，互补信号生成器电路包括一个或多个反相器。

3.根据权利要求2所述的全加器集成电路，其中，互补信号生成器电路的所述一个或多个反相器包括三个反相器，所述三个反相器被配置为：接收所述三个输入信号中的各自的输入信号，而不需要所述三个输入信号通过缓冲器，并基于所述三个输入信号中的各自的输入信号生成三个互补输出信号。

4.根据权利要求1所述的全加器集成电路，其中，内部信号生成器电路包括至少一个传输门、多个堆叠晶体管和反相器。

5.根据权利要求4所述的全加器集成电路，其中，内部信号生成器电路的所述多个堆叠晶体管包括：串联连接在源极与地之间的第一晶体管、第二晶体管、第三晶体管和第四晶体管，第一晶体管和第二晶体管均是PMOS晶体管和NMOS晶体管中的第一种晶体管，第三晶体管和第四晶体管均是PMOS晶体管和NMOS晶体管中的第二种晶体管。

6.根据权利要求5所述的全加器集成电路，其中，内部信号生成器电路的第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极被配置为：分别接收所述三个互补输出信号中的所述两个中的第一个、所述三个输入信号中的所述一个、所述三个互补输出信号中的所述两个中的第二个以及所述三个互补输出信号中的所述两个中的所述第一个，使得第一晶体管的栅极和第四晶体管的栅极两者接收所述三个互补输出信号中的所述两个中的所述第一个，第二晶体管接收所述三个输入信号中的所述一个，而不需要所述三个输入信号中的所述一个通过缓冲器。

7.根据权利要求5所述的全加器集成电路，其中，内部信号生成器电路的反相器被配置为：从第二晶体管与第三晶体管之间的连接接收内部信号，并基于内部信号生成互补内部信号。

8.根据权利要求1所述的全加器集成电路，其中，求和输出信号生成器电路包括至少一个传输门、多个堆叠晶体管和反相器。

9.根据权利要求8所述的全加器集成电路，其中，求和输出信号生成器电路的所述多个堆叠晶体管包括：串联连接在源极与地之间的第一晶体管、第二晶体管、第三晶体管和第四晶体管，第一晶体管和第二晶体管均是PMOS晶体管和NMOS晶体管中的第一种晶体管，第三晶体管和第四晶体管均是PMOS晶体管和NMOS晶体管中的第二种晶体管。

10.根据权利要求9所述的全加器集成电路，其中，求和输出信号生成器电路的第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极被配置为：分别接收所述三个互补输出信号中的所述一个、由内部信号生成器电路生成的互补内部信号、内部信号生成器电路生成的内部信号和所述三个互补输出信号中的所述一个，使得求和输出信号生成器电路的第一晶体管的栅极和第四晶体管的栅极两者接收所述三个互补输出信号中的所述一个。

11.根据权利要求1所述的全加器集成电路，其中，内部信号生成器电路和求和输出信号生成器电路具有相同的电路布局。

12.根据权利要求1所述的全加器集成电路，其中，进位信号生成器电路包括反相器以及一对驱动器。