[发明专利]一种交织编码与RS编码联合的优化电路和数据处理方法

说明书

本申请公开了一种交织编码与RS编码联合的优化电路和数据处理方法，包括RS编码电路，RS编码电路分别与状态控制器以及内存相连接，RS编码电路根据状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。通过输入缓冲管理模块对不同地址输入包进行依次读取，每行依次输入若干比特后，发送至RS编码引擎模块进行RS计算，将得到的冗余码按列输出，通过对不同输入数据包的交织读取，实现交织编码。通过交织编码与RS编码联合优化从而节省存储片上存储资源。对输入缓冲管理模块中的寄存器进行时分复用，节省片上存储资源的开销。

技术领域

本申请涉及信道编码硬件电路技术领域，尤其涉及一种交织编码与RS编码联合的优化电路和数据处理方法。

背景技术

随着信息技术的快速发展，对信道编码的需求呈现爆发性的增长；以交织编码和RS(Reed-Solomon)编码技术为代表的信道编码目标是尽量减少接收端错误接收的信息比例，从而做到信息的可靠传输。其中，RS编码通过增加一定的冗余信息来提高信息传输可靠性；交织编码目的是把一个较长的突发差错离散成随机差错，交织深度越大，则离散度越大，抗突发差错能力也就越强。

目前，针对RS编码的电路硬件架构设计相对成熟，但是仍存在很多问题，主要核心问题是现有交织编码与RS编码的硬件电路设计是分离的。这种分离带来的后果是需要额外的电路资源来分别进行交织编码与RS编码，芯片面积相对来说较大，计算功耗相对较高，且对不同包的数据的存储组织效率低，存储资源的资源开销大。

综上所述，需要提供一种能够节省存储片上存储资源，节省片上存储资源的开销的电路和数据处理方法。

发明内容

为解决以上问题，本申请提出了一种交织编码与RS编码联合的优化电路和数据处理方法。

一方面，本申请提出一种交织编码与RS编码联合的优化电路，包括RS编码电路，所述RS编码电路分别与状态控制器以及内存相连接，用于根据所述状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。

优选地，所述RS编码电路包括：输入缓冲管理模块、输出缓冲管理模块、RS编码引擎模块、可配置寄存器模块、高级可扩展接口AXI转换器模块，其中，

可配置寄存器模块，与输入缓冲管理模块相连接，用于管理需要状态控制器进行配置的寄存器；

输入缓冲管理模块，分别与所述RS编码引擎模块以及AXI转换器模块相连接，用于通过AXI转换器模块，从内存中依次读取不同地址输入包的数据，将读取到的数据发送至RS编码引擎模块；

RS编码引擎模块，与输出缓冲管理模块相连接，用于对所述输入缓冲管理模块读取到的数据进行RS编码，得到冗余码，将所述冗余码发送至输出缓冲管理模块；

输出缓冲管理模块，与AXI转换器模块相连接，用于通过AXI转换器模块将冗余码发送至内存；

AXI转换器模块，通过AXI总线与内存相连接，用于对接收到的数据和读取到的数据进行协议转换。

优选地，所述输入缓冲管理模块，具体用于每次读取多个比特数，将读取到的数据发送至RS编码引擎模块。

优选地，所述RS编码电路还包括有限状态机模块，所述有限状态机模块分别与状态控制器模块、输入缓冲管理模块和输出缓冲管理模块相连接，用于控制输入缓冲管理模块和输出缓冲管理模块的工作状态。

优选地，所述状态控制器通过高级高性能AHB总线与所述RS编码电路的可配置寄存器模块相连接，用于对可配置寄存器模块进行参数配置。