[发明专利]基于stm32单片机和宽带运算放大器的DDS和信号发生器实现系统

说明书

本发明公开了一种基于stm32单片机和宽带运算放大器的DDS和信号发生器实现系统，包括：定时器模块，用于触发DMA传输数据；存储模块，用于存储输出信号的编码；DMA模块，负责内存到寄存器的数据传输；信号运算模块，用于即时计算信号的编码，并通过GPIO口输出；DAC模块，用于实现数字‑模拟信号转换，并经过运算放大器实现信号隔离。本发明利用STM32F407ZGT6作为系统核心CPU组成的最小系统，以及宽带运算放大器构成的DAV，完成任意周期信号的产生，最高产生信号频率可达10M以上。

技术领域

本发明涉及内容stm32单片机的程序设计技术，由电阻网络和宽带运算放大器构成的DAC，实现3MHz任意波形周期信号的产生功能。

背景技术

DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

一般来说，DDS的实现有两种途径。一种是通过硬件电路，或者可编程逻辑器件完成，它的优点是电路工作速度快，缺点是电路功能固定，不够灵活。另一种是通过软件程序的方式，它的优点是程序功能灵活，可以输出任意形状的波形，缺点是上限制频率受限于采样率，即受限于时钟主频。

发明内容

本发明使用STM32F407ZGT6作为系统核心CPU组成的最小系统和OPA690宽带运算放大器，主要实现的功能有：输出指定频率，指定形状的波形。

本发明的技术解决方案如下：

一种基于stm32单片机和宽带运算放大器的DDS和信号发生器实现系统，包括：

定时器模块，用于触发DMA传输数据；所述定时器模块，采样频率至少是信号频率的2倍。

存储模块，用于存储输出信号的编码；

DMA模块，负责内存到寄存器的数据传输；所述DMA模块由定时器产生的PWM信号触发，每次触发信号到来，所述DMA模块把一个数据单元从ROM搬运到GPIO寄存器；同时，DMA模块的数据源将根据运算结果实时更新。所述DMA模块采用半满-全满机制，将数据源分为两个部分：当计算第一部分数据并存储时，传送第二部分数据。

信号运算模块，用于即时计算信号的编码，并通过GPIO口输出；所述信号运算模块采用整型数代替浮点数运算，并预先将运算值扩大，以减小浮点数转整型数带来的误差。所述信号运算模块采用位运算代替特殊的乘除法运算。

DAC模块，用于实现数字-模拟信号转换，并经过运算放大器实现信号隔离。所述DAC模块为由R-2R电路组成的16位DAC。所述DAC模块对正弦信号、三角波信号、方波信号、锯齿波信号等信号，采用了16位DAC处理方式；对I、Q两路正交信号，采用了2个8位并行DAC处理；所述16位DAC和所述2个8位并行DA通过一个跳线实现切换。

本发明利用STM32F407ZGT6作为系统核心CPU组成的最小系统，以及宽带运算放大器构成的DAC，完成任意周期信号的产生，最高产生信号频率可达10M以上。

受奈奎斯特采样定律的理论极限限制，要产生稳定可辨认的信号，采样频率必须是信号频率的2倍以上。本发明中，在模块4中，采用了半满-全满的程序设计思想，理论上将采样频率提高了一倍。采用独立式DAC结构，既提高了信号精度，又帮助提高采样频率。为实现这一程序架构，关键在于设计数据流的处理指令路径，并且准确估算或测算数据流通过该指令路径的时间，与设定的采样频率相配合。

附图说明

图1是本发明的系统框图。

图2是DAC模块电路原理图。

图3是DAC模块PCB图。