[发明专利]像素电路及其驱动方法、阵列基板、显示面板、显示装置

说明书

本发明实施例提供了一种像素电路，包括：衬底基板、位于衬底基板上的多个亚像素单元、多条扫描线和多条数据线，还包括位于相邻两列或相邻两行亚像素单元之间的n条信号线；每一亚像素单元包括第一开关、第二开关和存储电容。第一开关的第一端连接数据线，第二端连接第二开关的第一端，控制端连接扫描线；第二开关的第二端连接存储电容，控制端连接信号线。在像素写入阶段，信号线被配置为使得第二开关打开的时间，与该第二开关所属亚像素单元包括的第一开关打开的时间部分重叠。在防偏压阶段，信号线被配置为使得第二开关打开的时间，与该第二开关所属亚像素单元包括的第一开关打开的时间错开。本发明实施例能够增长对存储电容的充电时间。

技术领域

本发明涉及显示技术领域，具体为一种像素电路及其驱动方法、阵列基板、显示面板、显示装置。

背景技术

液晶显示器被广泛应用在电子产品，如便携式个人计算机、数字相机、投影机及其它相似产品上。一般而言，液晶显示面板可分成穿透型、反射型以及半穿透半反射型三种类型。穿透型液晶显示面板利用一个背光源当作其光源，反射型液晶显示面板利用环境光当作其光源，半穿透半反射型液晶显示面板则同时利用背光源以及环境光来当作其光源。

反射型以及半穿透半反射型显示面板在某些特定应用场景下，需要将驱动频率降低至1Hz，甚至有时需要将驱动频率调整到比1Hz更低，此时薄膜晶体管在一帧时间内，会长期处于偏压状态，这势必会导致薄膜晶体管的阈值电压漂移，进而影响到画面效果。

发明内容

有鉴于此，本发明实施例提供一种像素电路及其驱动方法、阵列基板、显示面板、显示装置，解决现有技术薄膜晶体管在一帧时间内长期处于偏压状态，导致薄膜晶体管的阈值电压漂移的技术问题。

为了解决上述问题，本发明实施例主要提供如下技术方案：

在第一方面中，本发明实施例公开了一种像素电路，包括：衬底基板、位于所述衬底基板上阵列分布的多个亚像素单元、多条扫描线和多条数据线，还包括位于相邻两列或相邻两行所述亚像素单元之间的n条信号线，n为大于1的正整数；

每一所述亚像素单元包括第一开关、第二开关和存储电容；

所述第一开关的第一端连接所述数据线，第二端连接所述第二开关的第一端，控制端连接所述扫描线，所述扫描线接收扫描信号，控制所述第一开关打开；

所述第二开关的第二端连接所述存储电容，控制端连接所述信号线，所述信号线接收控制信号，控制所述第二开关打开；其中：

在像素写入阶段，所述信号线被配置为使得所述第二开关打开的时间，与该第二开关所属亚像素单元包括的所述第一开关打开的时间部分重叠；

在防偏压阶段，所述信号线被配置为使得所述第二开关打开的时间，与该第二开关所属亚像素单元包括的所述第一开关打开的时间错开。

可选地，每列所述亚像素单元中，相邻所述亚像素单元包括的所述第二开关的控制端连接不同的所述信号线；

每行所述亚像素单元中，所有所述亚像素单元包括的所述第二开关的控制端连接的所述信号线接收相同的所述控制信号。

可选地，所述信号线与所述数据线平行设置，并与所述数据线同层设置。

可选地，所述n的值为2，相邻两列所述亚像素单元之间设置有第一信号线和第二信号线；

奇数行所述亚像素单元包括的所述第二开关的控制端连接所述第一信号线，偶数行所述亚像素单元包括的所述第二开关的控制端连接所述第二信号线；

在像素写入阶段，所述第一开关打开的时间为2H，所述第二开关开启的时间大于H小于2H，H为正数。

可选地，所述n的值为4，相邻两所述亚像素单元之间设置有第一信号线、第二信号线、第三信号线和第四信号线；