[发明专利]集成芯片及其测试方法

权利要求书

1.一种集成芯片，其特征在于，包括：低速通用接口、eFPGA电路和至少一个功能电路；所述低速通用接口与所述eFPGA电路相连，且所述eFPGA电路与每个所述功能电路均相连；其中，

所述低速通用接口用于接收外接的智能终端发送的测试文件，并将所述测试文件发送给所述eFPGA电路；

所述eFPGA电路用于基于接收到的所述测试文件获取目标功能电路的测试信号，并将获取的所述测试信号反馈给所述低速通用接口；其中，所述目标功能电路为所述测试文件待测的功能电路；

所述低速通用接口还用于将接收到的所述测试信号发送至所述智能终端，以使所述智能终端基于所述测试信号得到所述目标功能电路的功能测试结果。

2.根据权利要求1所述的芯片，其特征在于，所述eFPGA电路包括与所述低速通用接口连接的接口控制器，以及与所述接口控制器连接的配置模块和信号采样模块；其中，

所述配置模块用于配置所述接口控制器的工作模式；

所述接口控制器用于根据配置的所述工作模式调整所述低速通用接口的时序；所述低速通用接口用于基于所述时序接收所述智能终端发送的所述测试文件，并将所述测试文件发送给所述eFPGA电路；所述接口控制器还用于基于所述测试文件生成信号读取请求，并将所述信号读取请求发送至所述信号采样模块；

所述信号采样模块用于采集所述目标功能电路的测试信号，并在接收到所述信号读取请求时将所述测试信号发送至所述接口控制器。

3.根据权利要求2所述的芯片，其特征在于，所述eFPGA电路还包括与所述信号采样模块连接的信号缓存模块；其中，

所述信号采样模块还用于将所述测试信号缓存至所述信号缓存模块，并在接收到所述信号读取请求时从所述信号缓存模块中读取缓存的所述测试信号，并将读取的所述测试信号发送至所述接口控制器。

4.根据权利要求3所述的芯片，其特征在于，所述eFPGA电路还包括与所述配置模块、所述信号采样模块和所述信号缓存模块均相连的时钟模块；其中，

所述配置模块还用于配置所述时钟模块的频率信息；

所述时钟模块用于根据所述频率信息，向所述信号采样模块和所述信号缓存模块提供工作时钟。

5.根据权利要求3所述的芯片，其特征在于，所述配置模块还与所述信号缓存模块相连；

所述芯片还包括依次连接的内部处理器和总线；所述总线与所述配置模块相连；

所述内部处理器用于接收所述智能终端发送的测试指令，并在接收到所述测试指令时通过所述总线和所述配置模块读取所述信号缓存模块缓存的所述测试信号，并将读取到所述测试信号发送至所述智能终端，以使所述智能终端基于所述测试信号得到所述目标功能电路的功能测试结果。

6.根据权利要求1所述的芯片，其特征在于，所述低速通用接口包括JTAG接口、I²C接口、SPI接口或UART接口中的一种或多种。

7.一种集成芯片的测试方法，其特征在于，所述方法应用于集成芯片，所述集成芯片包括：低速通用接口、eFPGA电路和至少一个功能电路；所述低速通用接口与所述eFPGA电路相连，且所述eFPGA电路与每个所述功能电路均相连，所述方法包括：

通过低速通用接口接收外接的智能终端发送的测试文件；

通过eFPGA电路基于所述测试文件获取目标功能电路的测试信号，并将获取的所述测试信号反馈给所述低速通用接口；其中，所述目标功能电路为所述测试文件待测的功能电路；

通过所述低速通用接口将接收到的所述测试信号发送至所述智能终端，以使所述智能终端基于所述测试信号得到所述目标功能电路的功能测试结果。