[发明专利]带内重定时器寄存器访问有效
申请号: | 201910536434.6 | 申请日: | 2017-02-22 |
公开(公告)号: | CN110262923B | 公开(公告)日: | 2023-07-21 |
发明(设计)人: | D·D·夏尔马 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F13/16;G06F13/42 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 带内重 定时器 寄存器 访问 | ||
1.一种用于点对点互连的装置,包括:
重定时器,其包括:
寄存器;
上游端口,其用于:
从链路上的第一设备接收有序集合的第一实例,其中所述有序集合的第一实例包括用于识别命令以及所述重定时器的标识符的一个或多个字段;
寄存器管理逻辑,其用于:
根据所述一个或多个字段确定所述有序集合包括所述命令,
其中所述命令包括访问所述重定时器的寄存器的命令;
生成包括来自所述寄存器的寄存器值的有效载荷数据;
其中所述上游端口还用于向所述第一设备发送所述有序集合的第二实例,其中所述有序集合的第二实例包括所述有效载荷数据。
2.根据权利要求1所述的装置,其中所述上游端口包括用于接收所述有序集合的第一实例的接收机,并且还包括用于发送所述有序集合的第二实例的发射机。
3.根据权利要求1所述的装置,其中所述重定时器还包括用于连接到所述链路上的第二设备的下游端口,其中所述链路用于将所述第一设备连接到所述第二设备,并且所述重定时器位于所述链路上的所述第一设备与所述第二设备之间。
4.根据权利要求3所述的装置,其中所述下游端口用于:
在所述上游端口处接收到所述有序集合的第一实例之后,接收所述有序集合的另一实例,并且所述有序集合的第二实例是响应于接收到所述有序集合的另一实例而生成的。
5.根据权利要求4所述的装置,其中所述重定时器还包括重定时器电路,所述重定时器电路用于重新生成在所述上游端口上接收到的数据以用于在所述下游端口上进行传输,以及重新生成在所述下游端口上接收到的数据以用于在所述上游端口上进行传输,其中所述上游端口重新生成所述有序集合的另一实例以添加所述有效载荷数据,从而生成所述有序集合的第二实例。
6.根据权利要求1所述的装置,其中所述寄存器包括所述重定时器的配置信息。
7.根据权利要求1所述的装置,其中所述链路包括多个重定时器,所述重定时器包括所述多个重定时器中的特定一个重定时器,并且所述一个或多个字段包括用于识别所述命令是针对所述多个重定时器中的哪个重定时器的比特。
8.根据权利要求1所述的装置,其中所述一个或多个字段包括根据特定协议定义的所述有序集合的保留字段。
9.根据权利要求8所述的装置,其中所述特定协议包括基于外围组件快速互连PCIe的协议,并且所述有序集合符合所述基于PCIe的协议。
10.根据权利要求9所述的装置,其中所述有序集合包括PCIe SKP有序集合。
11.根据权利要求1所述的装置,其中所述有序集合的第一实例包括循环冗余校验CRC值。
12.根据权利要求11所述的装置,其中所述重定时器还用于检查所述CRC值。
13.根据权利要求11所述的装置,其中所述重定时器还用于计算所述有序集合的第二实例的第二CRC值,并且所述有序集合的第二实例被生成以包括所述第二CRC值。
14.根据权利要求1所述的装置,其中所述有序集合的第二实例被生成以进一步包括一个或多个字段,该一个或多个字段包括所述重定时器的标识符。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910536434.6/1.html,转载请声明来源钻瓜专利网。