[发明专利]一种并发图片处理方法及系统在审
申请号: | 201910520452.5 | 申请日: | 2019-06-17 |
公开(公告)号: | CN112102161A | 公开(公告)日: | 2020-12-18 |
发明(设计)人: | 刘若鹏;栾琳;季春霖;王庆耀;蔡立 | 申请(专利权)人: | 西安光启未来技术研究院 |
主分类号: | G06T3/40 | 分类号: | G06T3/40;G06T7/11 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 710003 陕西省西安市高*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并发 图片 处理 方法 系统 | ||
本发明提供了一种并发图片处理方法及系统,其中所述方法包括:在CPU端将输入图片分组,预设图片输出尺寸;在CPU端定义GPU计算线程块大小和网格大小;在CPU端分配GPU设备存储空间,将图片分组数据以及输出尺寸拷贝至GPU端;CPU端触发核函数对图片进行并行处理;将并行图片处理结果转换到CPU,分配内存存储空间,将GPU端的计算结果拷贝至CPU端。根据GPU并行计算能力,设计合理的图片缩放计算单元,以及合理调整用于图片分组,就能达到充分利用GPU来解决高并发图片缩放的性能问题,提高了图片缩放效率。
【技术领域】
本发明涉及图片处理计算领域,尤其涉及一种并发图片处理方法及系统。
【背景技术】
图像信息是人类传递信息的主要媒介。在人类感知中扮演重要角色,图像缩放是一种比较常见的需求,图像缩放是指对数字图像进行大小调整的过程。图像数据处理有以下几大特点:大数据量,高并行性,低数据耦合。在工程应用中经常需要对图像进行缩放,由于在缩放处理中会耗费较多的CPU资源,所以提高缩放计算效率显得尤为重要。当前图片处理中,对于高并发情况,处理效率低下。
【发明内容】
本发明所要解决的技术问题是提供一种并发图片处理方法及系统,能够根据GPU并行计算能力,设计合理的图片缩放计算单元,以及合理调整用于图片分组,就能达到充分利用GPU来解决高并发图片缩放的性能问题,提高了图片缩放效率。
为解决上述技术问题,一方面,本发明一实施例提供了一种高并发图片处理方法一种高并发图片处理方法,包括:
在CPU端将输入图片分组,预设图片输出尺寸;
在CPU端定义GPU计算线程块大小和网格大小;
在CPU端分配GPU设备存储空间,将图片分组数据以及输出尺寸拷贝至GPU端;
CPU端触发核函数对图片进行并行处理;
将并行图片处理结果转换到CPU,分配内存存储空间,将GPU端的计算结果拷贝至CPU端。
优选地,将GPU端的计算结果拷贝至CPU端之后还包括:释放GPU设备存储空间。
优选地,CPU端触发核函数对图片进行并行处理包括:
将输出图片分割成多个子图片;
使用双线性差值方法计算子图片的线性差值;
用多个子图片的线性差值构成的图片代表输出图片。
优选地,所述预设图片输出尺寸为同一值。
优选地,所述在CPU端将输入图片分组包括在CPU端将输入图片按输入图片总数量平均分组。
优选地,使用双线性差值方法计算子图片的线性插值包括:根据已知图片的四个顶点的像素值,计算其线性插值。
优选地,根据已知图片的四个顶点的像素值,计算其线性插值包括:
已知图片的四个顶点为Q11=(x1,y1),Q12=(x1,y2),Q21=(x2,y1),及Q22=(x2,y2)四个点的像素值,则其线性插值f(x,y)为:
另一方面,本发明一实施例提供了一种高并发图片处理系统,包括GPU并行计算能力计算单元、图片缩放计算单元、图片缩放执行单元,所述系统执行上述方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安光启未来技术研究院,未经西安光启未来技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910520452.5/2.html,转载请声明来源钻瓜专利网。