[发明专利]包括用于电流感测的分布式基准单元的存储器阵列

说明书

本发明涉及包括用于电流感测的分布式基准单元的存储器阵列，揭示行列式存储器单元阵列，各列具有相应基准单元以及相应比较器。在给定行及给定列中的各存储器单元与该行的存储器字线及该列的存储器位线连接。各基准单元与针对这些基准单元的基准字线连接并与基准位线连接。针对列的各比较器具有电流镜，该电流镜具有与该列的该基准单元的该基准位线连接的基准部分以及与该列中的该存储器单元的该存储器位线连接的存储器部分。各基准部分具有电流镜节点，且该阵列中的所有电流镜节点被连接以减少失配并提升感测精度。改变施加于该存储器及基准字线的电压以提供精确的单端感测、容限测试等。

技术领域

本发明涉及电荷捕获(charge trap)存储器阵列，尤其涉及具有分布式电荷捕获基准单元以支持电荷捕获存储器单元的单端电流感测的存储器阵列。

背景技术

最近开发的多次可编程存储器(multiple time programmable memory；MTPM)阵列包括呈行列(column and row)布置的电荷捕获存储器单元(cell)。各存储器单元包括一对电荷捕获场效应晶体管(charge trap field effect transistor；CTFET)，从而该存储器单元被称为双晶体管存储器单元。在每列(column)中，各存储器单元中的CTFET被串联连接于一对位线(bitline)之间，这些位线与感测放大器连接，且源极线在CTFET之间的节点将该列中的各存储器单元与地连接。在每行(row)中，各存储器单元中的各CTFET的栅极都与字线(wordline)连接。一般来说，在选定存储器单元的读取操作期间，通过字线向该选定存储器单元中的CTFET的栅极施加读取电压，且感测放大器确定相邻位线之间的电压差，以确定该选定存储器单元储存“1”位还是“0”位。在选定存储器单元的写入操作期间，该存储器单元中的CTFET的其中之一的阈值电压通过向它的栅极或栅极氧化物注入电荷而被改变，以编程该存储器单元(也就是，在其中储存“1”)。具体地说，通过字线向选定存储器单元中的CTFET的栅极施加较高的写入电压，且感测放大器确定与该选定存储器单元连接的该对相邻位线之间的电压差。重复这些过程直至确认出现所需电压差，从而标示该选定存储器单元被编程。在针对先前编程的存储器单元的擦除操作期间，施加反向场，从而该存储器单元不再被编程。不过，本领域的技术人员将意识到，电荷捕获场效应晶体管中的注入电荷将随着时间的推移而减小，且此电荷损失可能最终导致读取错误(例如，可能最终导致存储器单元被读取为未编程(“0”)而不是已编程(“1”))。

发明内容

本文中揭示存储器阵列的实施例，该存储器阵列配置有电荷捕获存储器单元与分布式电荷捕获基准单元(reference cell)的组合，以支持(enable)该存储器单元的单端电流感测，使用限制重写的容限测试(margin testing)技术的该存储器单元的编程，以及可选的去编程(也就是，该存储器单元的擦除)。

具体地说，该存储器阵列可包括呈行列布置的存储器单元(例如，包括一个或多个电荷捕获场效应晶体管(charge trap field effect transistor；CTFET)的电荷捕获存储器单元)。该存储器阵列还可包括基准单元及比较器，各列的存储器单元具有相应基准单元以及相应比较器。

在给定行及给定列中的各存储器单元可具有与该给定行的共同存储器字线电性连接的第一端子(例如，栅极端子)，与该给定列的共同存储器位线电性连接的第二端子(例如，漏极端子)，以及与地电性连接的第三端子(例如，源极端子)。

各基准单元在结构方面可与存储器单元基本相同。给定列的各基准单元可具有与针对所有该基准单元的共同基准字线电性连接的第一端子(例如，栅极端子)，与该基准单元的基准位线电性连接的第二端子(例如，漏极端子)，以及与地电性连接的第三端子(例如，源极端子)。