[发明专利]基于LDO的FPGA加载配置问题检查方法

说明书

基于LDO的FPGA加载配置问题检查方法，涉及一种基于LDO的FPGA加载配置问题检查方法，解决现有成像应用中的潜通和DCDC输出电压上升阶段启动配置造成的FPGA配置加载失败的问题，包括JTAG连接不通问题排查；flash数据program失败排查，flash加载失败排查以及基于LDO电源的供电能力检查等，本发明为避免成像应用中的潜通和DCDC输出电压上升阶段启动配置造成的配置加载失败，提出采用FPGA的IO先上电内核后上电的LDO供电方式，并通过对FPGA的加载电流和滤波电容进行供电LDO的供电能力的选择，保证FPGA内核供电的上升时间满足配置要求；针对不同应用模式可能出现的问题，设计了不同检查方法。本发明方法可快速定位问题，减小问题排查的代价；可能提前发现设计的错误，减小返工的可能性。

技术领域

本发明涉及一种基于LDO的FPGA加载配置问题检查方法，具体涉及一种基于CMOS成像应用的LDO的FPGA加载配置问题检查方法。

背景技术

基于CMOS图像传感器的成像FPGA应用，FPGA内部的配置数据可以通过JTAG口直接下载到FPGA内。由于通过JTAG口烧入的配置数据，具有下电易失性，也可以通过JTAG口先下载到非下电易失性的flash内再进行上电加载配置；或者可以先通过烧录器先烧录到prom存储器中再进行上电加载配置。在通常应用中，成像控制器先加电，然后控制以FPGA为中心的成像单元加电，并产生控制信号。由于成像控制器先加电，控制信号的潜通会导致FPGA的IO口在其供电LDO未输出的情况下电压升高，若潜通电压已经达到配置门限电压，则在配置过程中有FPGA的IO电压出现凹坑的风险；为降低DCDC模块输入总线的浪涌电流，通常DCDC输出的电压上升速率和瞬态响应的时间较长，若在DCDC模块输出电压的上升过程中启动FPGA配置，则可能由于传递导线上的压降过大或者DCDC的供电能力不足而出现FPGA配置加载失败。

发明内容

本发明为解决现有成像应用中的潜通和DCDC输出电压上升阶段启动配置造成的FPGA配置加载失败的问题，提供一种基于LDO的FPGA加载配置问题检查方法。

基于LDO的FPGA加载配置问题检查方法，该方法由以下步骤实现：包括JTAG连接不通的问题排查方法、flash数据烧入程失败的排查方法和flash加载失败的排查方法；

当JTAG和flash能连接时，flash数据烧入程序失败，具体排查方法为：

步骤a、将JTAG下载器的下载速率设置为最低，判断能否烧入程序成功；如果否，执行步骤b；如果是，执行步骤f；

步骤b、更换烧入程序成功的下载器，判断是否能烧入程序成功；如果否，执行步骤c，如果是，执行步骤f；

步骤c、检查FPGA内核供电电源、FPGA IO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤d；如果是，执行步骤f；

步骤d、断开CCLK时钟的或者CS管脚，判断能否烧入程序成功，如果否，执行步骤e，如果是，执行步骤f；

步骤e、测量JTAG各信号的波形及相对相位关系，判断拓扑结构是否合理，如果是，更换flash芯片；如果否，进行拓扑结构的优化；

步骤f、结束检测；

当通过JTAG接口能烧入程序到FPGA和flash中时，flash加载失败，对flash加载失败的排查方法为：

步骤A1、检查flash的下载模式设置与硬件设置是否对应上，如果是，执行B1；如果否，执行步骤A2；

步骤A2、进行下载模式的调整，并判断是否加载成功，如果否，执行步骤B1；如果是，执行步骤G1；

步骤B1、当多片flash给一片FPGA提供配置数据时，检查分割的m个子配置数据的烧写顺序是否正确，如果是，执行步骤C1；如果否，执行步骤B2；