[发明专利]基于LDO的FPGA加载配置问题检查方法

权利要求书

1.基于LDO的FPGA加载配置问题检查方法，其特征是：包括JTAG连接不通的问题排查方法、flash数据烧入程失败的排查方法和flash加载失败的排查方法；

当JTAG和flash能连接时，flash数据烧入程序失败，具体排查方法为：

步骤a、将JTAG下载器的下载速率设置为最低，判断能否烧入程序成功；如果否，执行步骤b；如果是，执行步骤f；

步骤b、更换烧入程序成功的下载器，判断是否能烧入程序成功；如果否，执行步骤c，如果是，执行步骤f；

步骤c、检查FPGA内核供电电源、FPGA IO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤d；如果是，执行步骤f；

步骤d、断开CCLK时钟的或者CS管脚，判断能否烧入程序成功，如果否，执行步骤e，如果是，执行步骤f；

步骤e、测量JTAG各信号的波形及相对相位关系，判断拓扑结构是否合理，如果是，更换flash芯片；如果否，进行拓扑结构的优化；

步骤f、结束检测；

当通过JTAG接口能烧入程序到FPGA和flash中时，flash加载失败，对flash加载失败的排查方法为：

步骤A1、检查flash的下载模式设置与硬件设置是否对应上，如果是，执行B1；如果否，执行步骤A2；

步骤A2、进行下载模式的调整，并判断是否加载成功，如果否，执行步骤B1；如果是，执行步骤G1；

步骤B1、当多片flash给一片FPGA提供配置数据时，检查分割的m个子配置数据的烧写顺序是否正确，如果是，执行步骤C1；如果否，执行步骤B2；

步骤B2、烧写顺序调整，并判断是否加载成功，如果否，执行步骤C1，如果是，执行步骤G1；

步骤C1、把CCLK时钟频率设置为最低，判断能否配置成功，如果否，执行步骤D1，如果是，执行步骤G1；

步骤D1、检查FPGA配置相关信号的全链路拓扑结构是否合理，即：从FPGA到flash，另外还需要检查配置链路上是否还存在分支电路，是否会存在信号的反射问题；如果是，执行步骤E1，如果否，执行步骤D2；

步骤D2、拓扑结构调整，并判断是否加载成功，如果否，执行步骤E1；如果是，执行步骤G1；

步骤E1、基于LDO电源的供电能力检查，是否满足应用要求；如果是，执行步骤F1，如果否，执行步骤E2；

步骤E2、LDO供电能力调整，并判断是否加载成功，如果否，执行步骤F1，如果是，执行步骤G1；

步骤F1、测试各配置信号波形及相位关系是否满足要求，如果否，设计改版，如果是，更新配置芯片；

步骤G1、结束检测。

2.根据权利要求1所述的基于LDO的FPGA加载配置问题检查方法，其特征在于：所述JTAG连接不通的排查方法，包括以下步骤：

步骤A、将JTAG下载器的下载速率设置为最低时，判断是否连接成功，如果否，执行步骤B，如果是，执行步骤G；

步骤B、采用在别的线路板上能连通的下载器替换步骤A中的JTAG下载器，判断是否能连通；如果否，执行步骤C，如果是，执行步骤G；

步骤C、检查FPGA内核供电电源、FPGA IO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤D，如果是，执行步骤G；

步骤D、测量JTAG下载器与flash板中的flash_1之间的各JTAG信号的连接情况，判断是否存在断路；如果否，执行步骤E；如果是，执行步骤G；

步骤E、将flash板更换为prom板，判断JTAG下载器与FPGA是否能连通，如果否，执行步骤F；如果是，执行步骤G；

步骤F、测量JTAG下载器与FPGA管脚之间的各JTAG信号的连接是否存在断路，如果是，则更换FPGA芯片；如果否，减小连通性修复；

步骤G、结束检测。