[发明专利]接触孔的制造方法

说明书

本发明公开了一种接触孔的制造方法，包括步骤：步骤一、提供形成有集成电路的前段器件结构的半导体衬底；步骤二、依次形成第一氧化层和CESL层；步骤三、形成层间膜；步骤四、光刻定义出接触孔的形成区域；步骤五、进行接触孔刻蚀工艺形成接触孔，包括分步骤：步骤51、采用以CESL层为停止层的选择性刻蚀进行第一次刻蚀；步骤52、采用以第一氧化层为停止层的选择性刻蚀进行第二次刻蚀；步骤52、进行第三次刻蚀将接触孔的形成区域剩余的氧化层去除并将前段器件结构的金属硅化物的表面露出。本发明能使各图案对应的接触孔底部的金属硅化物的损耗减少且损耗的一致性提高，从而能减少接触电阻以及防止金属硅化物刻穿导致的结漏电。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种接触孔的制造方法。

背景技术

在半导体集成电路各个技术节点，接触孔(CT)技术都是具有挑战性的难点，它是连接前段器件和后段金属连线的关键步骤。他既需要类似后段连线的低阻值，又要保证和前段器件的良好连接：既不能刻蚀不够造成断路，同时要控制金属硅化物如NiSi的损耗(loss)量，以防止金属硅化物被刻穿(ETCH through)并从而造成阻值变大甚至结(Junction)漏电；在45nm技术节点以下的工艺中金属硅化物通常采用NiSi。为了解决该问题，CT工艺环(loop)中现有成熟工艺都会使用接触刻蚀停止层(Contact ETCH StopLayer，CESL)作为过渡层。

层间膜(ILD)形成在CESL表面上，ILD通常采用氧化层(oxide)组成，CESL通常采用氮化硅(SiN)组成。目前的CT刻蚀工艺中，先采用以CESL层为停止层的选择性刻蚀将ILDoxide刻蚀完并停在CESL之后，采用固定时间的SiN去除(remove)刻蚀工艺来去除CT底部的CESL对应的SiN。

目前的集成电路技术中，NiSi形成后由于侧墙刻蚀(SPT_ET)和采用SPM溶液的清洗的作用，会使NiSi表面氧化形成一层约为的自然氧化层(native oxide)。由于不同尺寸的图案(pattern)如有源区(AA)和多晶硅(PO)的表面积不同，形成的NiSi和表面的native oxide厚度在不同pattern上差别明显。

而在进行CESL对应的SiN的固定时间的刻蚀过程中，需要加足够的过刻蚀(OE)来刻开NiSi表面的native oxide，由于不同图案的native oxide厚度不一致，这必然带来NiSi loss量不同，即不同的pattern的NiSi loss负载(loading)不同。到了28nm节点，不同pattern的NiSi loss loading已经非常明显，甚至出现NiSi被完全刻穿，使CT深入到体区内部，这会造成CT阻值变大和Junction leakage,亟须进一步改善流程进行优化。

如图1A至图1B所示，是现有接触孔的制造方法的各步骤中的器件结构图，现有接触孔的制造方法包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底1，在所述半导体衬底1上形成有集成电路的前段器件结构，所述前段器件结构中包括形成于需要引出的掺杂区域表面的金属硅化物4，所述金属硅化物4用于和后续形成的接触孔8的金属接触，所述金属硅化物4表面形成有自然氧化层5，根据各区域的所述金属硅化物4的图形不同对应的所述自然氧化层5的厚度也不同。

所述半导体衬底1为硅衬底。

所述前段器件结构包括栅极结构、源区和漏区，所述栅极结构由栅介质层2和多晶硅栅3叠加而成。

所述栅介质层2为栅氧化层。

在所述多晶硅栅3的顶部表面、所述源区表面和所述漏区表面都形成有所述金属硅化物4。

所述集成电路的工艺节点为28nm以下。所述金属硅化物4为镍硅化物。在所述源区或所述漏区中还形成有锗硅外延层。

在所述栅极结构的侧面形成有侧墙。所述侧墙的材料包括氧化层或氮化层。