[发明专利]存储系统的建立方法、装置、存储系统和访问方法

说明书

本申请提供了一种存储系统的建立方法、装置、存储系统和访问方法。该存储系统基于初始存储系统构建，初始存储系统包括初始内存单元和外部存储单元，构建方法包括：在初始内存单元中构建非易失存储器，剩余的初始内存单元为内存单元；在非易失存储器中构建非易失堆；在非易失堆上构建缓冲区。将至少部分NVM作为DRAM形成的内存单元和flash形成的外部存储单元之间的非易失缓冲区，以缓冲外部存储单元中的数据，这样使得该存储系统数据的读写速度较快，存储系统的响应能力较好，且外部存储单元的使用寿命较长。

技术领域

本申请涉及存储领域，具体而言，涉及一种存储系统的建立方法、装置、存储系统和访问方法。

背景技术

近年来，随着物联网的兴起和通信手段的进步，嵌入式系统的应用场景大大拓展，嵌入式系统的数量快速增长，嵌入式系统的性能取决于CPU的数据处理能力和存储系统的数据响应能力，随着集成电路工艺的发展，CPU性能和存储系统的性能的差距越来越大，CPU的数据处理的速度远高于存储系统的数据响应的速度，存储系统在数据响应能力很难满足现实场景的需求。

目前，如图1所示，通用的存储系统包括三个存储器，分别为由SRAM构成的高速缓存(cache)器01、由DRAM构成的内存器02以及由flash构成的外部存储器03。这三种存储器件，读写速度依次降低，单位存储容量的价格依次降低。

为了保证存储系统的读写性能，在CPU的读写路径上，高速缓存离CPU最近，外部存储离CPU最远；为了降低嵌入式系统的价格，高速缓存的容量最小，只存储某一时刻正在使用的少量数据，外部存储的容量最大，存储了所有的文件数据。

这一存储系统中，用于内存的DRAM器件和用于外部存储的flash之间在读写性能上有较大的差距，DRAM的读写速度约为10纳秒，而flash的读写速度约为10-25微秒，相差三个数量级，这一较大的差距最终限制了整个存储系统的数据响应能力。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种存储系统的建立方法、装置、存储系统和访问方法，以解决现有技术中存储系统的数据响应速度较慢，难以满足现有技术的需求的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种存储系统的构建方法，所述存储系统基于初始存储系统构建，所述初始存储系统包括初始内存单元和外部存储单元，所述构建方法包括：在所述初始内存单元中构建非易失存储器，剩余的所述初始内存单元为内存单元；在所述非易失存储器中构建非易失堆；在所述非易失堆上构建缓冲区。

进一步地，在初始内存单元中构建非易失存储器包括：将初始内存单元中的堆段的地址映射到非易失存储器的物理地址上，形成所述非易失存储器。

进一步地，将初始内存单元中的堆段的地址映射到非易失存储器的物理地址上包括：将所述堆段的起始地址变量设置为非易失存储器的起始地址；将所述堆段的空间大小变量设置为非易失存储器的存储容量。

进一步地，在所述非易失存储器中构建非易失堆包括：将所述非易失存储器的中的预定地址作为所述非易失堆的起始地址；将预定容量作为所述非易失堆的容量，形成所述非易失堆，其中，所述预定容量小于或者等于第一存储容量且小于或等于所述第二存储容量，所述第一存储容量为所述预定地址与所述非易失存储器的起始地址之间的存储容量，所述第二存储容量为所述预定地址与所述非易失存储器的终止地址之间的存储容量，优选地，在所述非易失堆上构建缓冲区包括：选取所述非易失堆的至少部分内存作为缓冲区。

为了实现上述目的，根据本申请的一个方面，提供了一种存储系统，采用任一项所述的构建方法形成。