[发明专利]一种基于FPGA控制的UFS存储阵列系统及数据传输方法

说明书

本发明涉及存储器设计领域，具体提供了一种基于FPGA控制的UFS存储阵列系统及数据传输方法。该系统由usb type c接口、若干UFS存储芯片和FPGA组成，FPGA上设置有雷电3 slave模块、雷电3 master模块、MicroBlaze软核模块、地址映射模块、数据通道模块、写通道ddr控制器模块和读通道ddr控制器模块，基于该系统实现了数据传输方法。与现有技术相比，本发明的一种基于FPGA控制的UFS存储阵列系统，利用UFS芯片的全双工的特点，结合读写双路DDR通道和全双工工作状态的雷电3接口，实现存储阵列的全双工功能，使存储阵列适应现代操作系统频繁读写的特性，具有良好的推广价值。

技术领域

本发明涉及存储器设计领域，具体提供一种基于FPGA控制的UFS存储阵列系统及数据传输方法。

背景技术

雷电3接口是英特尔公司研发的高速接口规范，物理接口兼容usb type c接口，最高带宽可以达到40Gbps，越来越多的电脑带有该外设接口以满足对未来存储设备数据交互速度的需求。当前UFS存储芯片大多都是单芯片应用，在手机等嵌入式领域基本满足了需求。但是在一些对速度、容量都有高要求的场合，需要使用多块UFS芯片组成存储阵列。

目前，市场上缺乏雷电3接口的高速存储设备，无法充分利用UFS芯片和雷电3接口高速的优势。

发明内容

本发明是针对上述现有技术的不足，提供一种设计合理，安全适用的基于FPGA控制的UFS存储阵列系统。

本发明进一步的技术任务是提供一种实用性强、基于FPGA控制的UFS存储阵列数据传输方法。

本发明解决其技术问题所采用的技术方案是：

一种基于FPGA控制的UFS存储阵列系统，该系统由usb type c接口、若干UFS存储芯片和FPGA组成，FPGA上设置有雷电3slave模块、雷电3master模块、MicroBlaze软核模块、地址映射模块、数据通道模块、写通道ddr控制器模块和读通道ddr控制器模块；

usb type c接口用于连接上位机，上位机将数据的读写擦命令通过GHT接口传送给雷电3slave模块，雷电3slave模块用于将接收到的命令传送给MicroBlaze软核模块，MicroBlaze软核模块用于将上位机发送的命令转换成自定义指令后下发给地址映射模块，同时也完成将FPGA侧的工作状态反馈给上位机的任务；

地址映射模块用于接收MicroBlaze软核模块下发的命令，完成指令中阵列地址到底层各UFS存储芯片逻辑block地址的映射，之后地址映射模块将命令传送给数据通道模块；数据通道模块用于对数据进行整形，整形后的数据通过HP接口和若干UFS存储芯片进行数据的交互，写通道ddr控制器模块和读通道ddr控制器模块分别用于执行写操作和读操作。

进一步的，所述写通道ddr控制器模块和读通道ddr控制器模块内部都由XilinxDDR4IP核和IP核控制逻辑组成，IP核控制逻辑通过AXI总线接口与Xilinx DDR4IP核通信。

进一步的，该系统还包括多个内存颗粒。

作为优选，所述的多个内存颗粒为多个DDR4内存颗粒。

进一步的，所述多个DDR4内存颗粒通过HP接口与Xilinx DDR4IP核连接。

作为优选，所述UFS存储芯片以1xN的阵列形式排列，N为大于等于2小于等于8的整数，且UFS存储芯片符合UFS2.1协议。

一种基于FPGA控制的UFS存储阵列数据传输方法，用usb type c接口连接上位机，接收上位机传输读写擦命令；