[发明专利]GOA电路和显示装置

权利要求书

1.一种GOA电路，其特征在于，包括多个级联的GOA单元，设n为自然数，负责输出第n级水平扫描信号的第n级GOA单元包括：

上拉单元，所述上拉单元连接第一节点、第二节点、直流低电压以及一组时钟信号，所述组时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号；

上拉控制单元，所述上拉控制单元连接所述第一节点、所述第二节点、所述第一时钟信号、当前级级传信号输出端以及前一级级传信号输出端或启动脉冲触发信号；

下传单元，所述下传单元连接所述第一节点、所述当前级级传信号输出端以及第一直流高电压；

下拉单元，所述下拉单元连接所述第一节点、所述第二节点、所述前一级级传信号输出端、下一级级传信号输出端以及所述直流低电压；

下拉维持单元，所述下拉维持单元连接所述第一节点、所述第二节点、所述当前级级传信号输出端、第二直流高电压以及所述直流低电压；以及

自举电容，所述自举电容的两端分别连接所述第一节点和所述当前级级传信号输出端。

2.如权利要求1所述的GOA电路，其特征在于，所述组时钟信号的所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号是波形相同的交流信号。

3.如权利要求1所述的GOA电路，其特征在于，所述上拉控制单元包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述第一时钟信号，所述第一薄膜晶体管的源极和漏极分别连接所述第二节点和所述前一级级传信号输出端或所述启动脉冲触发信号；

第二薄膜晶体管，所述第二薄膜晶体管的栅极连接所述第一时钟信号，所述第二薄膜晶体管的源极和漏极分别连接所述第一节点和所述第二节点；以及

第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一节点，所述第三薄膜晶体管的源极和漏极分别连接所述当前级级传信号输出端和所述第二节点。

4.如权利要求3所述的GOA电路，其特征在于，当n＝1时，所述第一薄膜晶体管的所述源极和所述漏极分别连接所述第二节点和所述启动脉冲触发信号。

5.如权利要求1所述的GOA电路，其特征在于，所述上拉单元包括：

第四薄膜晶体管，所述第四薄膜晶体管的栅极连接所述第一节点，所述第四薄膜晶体管的源极和漏极分别连接所述第四时钟信号和第3n级水平扫描信号输出端；

第五薄膜晶体管，所述第五薄膜晶体管的栅极连接所述第一节点，所述第五薄膜晶体管的源极和漏极分别连接所述第三时钟信号和第3n-1级水平扫描信号输出端；

第六薄膜晶体管，所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极和漏极分别连接所述第二时钟信号和第3n-2级水平扫描信号输出端；

第七薄膜晶体管，所述第七薄膜晶体管的栅极连接所述第一时钟信号，所述第七薄膜晶体管的源极和漏极分别连接所述第3n级水平扫描信号输出端和所述第二节点；

第八薄膜晶体管，所述第八薄膜晶体管的栅极连接所述第四时钟信号，所述第八薄膜晶体管的源极和漏极分别连接所述第3n-1级水平扫描信号输出端和所述第二节点；以及

第九薄膜晶体管，所述第九薄膜晶体管的栅极连接所述第三时钟信号，所述第九薄膜晶体管的源极和漏极分别连接所述第3n-2级水平扫描信号输出端和所述第二节点。

6.如权利要求1所述的GOA电路，其特征在于，所述下传单元包括第十薄膜晶体管，所述第十薄膜晶体管的栅极连接所述第一节点，所述第十薄膜晶体管的源极和漏极分别连接所述第一直流高电压和所述当前级级传信号输出端。