[发明专利]基于双DSP的雷达信号处理板卡在审
| 申请号： | 201910347120.1 | 申请日： | 2019-04-26 |
| 公开（公告）号： | CN110109392A | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 全英汇;何子建;李亚超;邢孟道;刘智星 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 陕西电子工业专利中心 61205 | 代理人： | 田文英;王品华 |
| 地址： | 710071 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 板卡 高速串行总线接口 连接器 雷达信号处理 数据存储芯片 双DSP 雷达信号处理系统 电平转换芯片 实时信号处理 安全性能 程序加载 电源网络 雷达回波 时钟芯片 数据传输 总线接口 兼容性 实时性 多核 多路 浮点 并行 芯片 保证 互联 应用 | ||
1.一种基于双DSP的雷达信号处理板卡，包括2片并行的DSP芯片、FPGA芯片、8片数据存储芯片、3片程序加载芯片、2片多路时钟芯片、3个3U-VPX连接器、电平转换芯片组、电源网络，其特征在于，所述每个DSP芯片均采用多核浮点FT-M6678芯片，每个DSP芯片分别通过总线接口与4片数据存储芯片连接、通过SPI接口连接1片程序加载芯片、通过高速串行总线接口分别与外部存储接口连接FPGA芯片和2个3U-VPX连接器相连；所述FPGA芯片采用JFM7K325T芯片，通过SPI接口分别与1片程序加载芯片和2片多路时钟芯片的控制接口相连、通过高速串行总线接口连接2个3U-VPX连接器、通过通用输入输出接口经由电平转换芯片连接3U-VPX连接器；所述多路时钟芯片通过时钟输出接口与每片DSP芯片和FPGA芯片连接；所述电源网络的输入端与3U-VPX连接器连接。
2.根据权利要求1中所述的基于双DSP的雷达信号处理板卡，其特征在于，所述的2片并行的DSP芯片通过PCIE高速串行总线接口互联。
3.根据权利要求1中所述的基于双DSP的雷达信号处理板卡，其特征在于，所述的8片数据存储芯片均采用SM4J256M16M的数据存储芯片。
4.根据权利要求1中所述的基于双DSP的雷达信号处理板卡，其特征在于，所述的3片程序加载芯片均采用SM25QU256MX的程序加载芯片。
5.根据权利要求1中所述的基于双DSP的雷达信号处理板卡，其特征在于，所述的2片多路时钟芯片均采用JCSG6208的多路时钟加载芯片。
6.根据权利要求1中所述的基于双DSP的雷达信号处理板卡，其特征在于，所述的3个3U-VPX连接器中的第一个连接器与电源网络的输入端连接，第二个连接器通过高速串行总线接口分别与2片DSP芯片连接、通过通用输入输出接口经由电平转换芯片与FPGA芯片的连接，第三个连接器通过高速串行总线接口分别与2片DSP芯片和FPGA芯片连接、通过通用输入输出接口经由电平转换芯片与FPGA芯片的连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910347120.1/1.html，转载请声明来源钻瓜专利网。
