[发明专利]测试系统与测试方法

说明书

本发明揭露一种测试系统与测试方法。测试方法包含下列操作：根据对应于一晶片的一网表文件执行一摆放与绕线程序，以产生一第一布局数据；根据该第一布局数据决定是否替换该晶片中的一正反器电路为一栅控正反器电路，以产生一第二布局数据；以及根据该第二布局数据对该晶片进行测试。本案所提供的测试系统、方法可通过兼容的输入输出接口在设计阶段进行元件交换。如此，可节省更多晶片面积与不必要的功耗，并得到较准确的时序分析。

技术领域

本案是有关于一种测试系统与方法，且特别是有关于适用于集成电路测试并可降低集成电路内压降的测试系统与方法。

背景技术

于集成电路测试领域中，可以设置一特定测试电路来执行后续的除错或侦错测试。然而，随着电路元件数量增加，测试电路数量也会一起变多。此外，为了避免电路在测试的过程中引起过大的瞬间电流，测试电路会加入额外的栅控逻辑。基于上述两个理由，晶片面积会明显增加，并可能引入不必要的额外延迟。

发明内容

为了解决上述问题，本案的一些态样是提供一种测试系统，其包含记忆体与处理器。记忆体，用以储存多个计算机程序码。处理器用以执行该记忆体中的所述多个计算机程序码，以执行下列操作：根据对应于一晶片的一网表文件 执行一摆放与绕线程序，以产生一第一布局数据；根据该第一布局数据决定是否替换该晶片中的一正反器电路为一栅控正反器电路，以产生一第二布局数据；以及根据该第二布局数据对该晶片进行测试。

于一些实施例中，该处理器更用以根据该第一布局数据与至少一预设条件决定是否替换该正反器电路为该栅控正反器电路。

于一些实施例中，该至少一预设条件包含一设计规则检查，且若该栅控正反器电路符合该设计规则检查，该处理器决定替换该正反器电路为该栅控正反器电路。

于一些实施例中，该至少一预设条件包含一时序要求，且若该栅控正反器电路引入的一延迟时间满足该时序要求，该处理器决定替换该正反器电路为该栅控正反器电路。

于一些实施例中，该处理器用以替换该正反器电路对应的一第一电路布局为该栅控正反器电路对应的一第二电路布局，且该正反器电路与该栅控正反器电路在该第一电路布局或该第二电路布局中皆具有兼容的输入输出端。

本案的另一些态样是提供一种测试方法，其包含下列操作：根据对应于一 晶片的一网表文件执行一摆放与绕线程序，以产生一第一布局数据；根据该第一布局数据决定是否替换该晶片中的一正反器电路为一栅控正反器电路，以产生一第二布局数据；以及根据该第二布局数据对该晶片进行测试。

于一些实施例中，产生该第二布局数据包含：根据该第一布局数据与至少一预设条件决定是否替换该正反器电路为该栅控正反器电路。

于一些实施例中，该至少一预设条件包含一设计规则检查，且若该栅控正反器电路符合该设计规则检查，决定替换该正反器电路为该栅控正反器电路。

于一些实施例中，该至少一预设条件包含一时序要求，且若该栅控正反器电路引入的一延迟时间满足该时序要求，决定替换该正反器电路为该栅控正反器电路。

于一些实施例中，产生该第二布局数据包含：替换该正反器电路对应的一第一电路布局为该栅控正反器电路对应的一第二电路布局，以产生该第二布局数据，其中该正反器电路与该栅控正反器电路在该第一电路布局或该第二电路布局中皆具有兼容的输入输出端。

综上所述，本案所提供的测试系统、方法与栅控正反器电路可通过兼容的 输入输出接口在设计阶段进行元件交换。如此，可节省更多晶片面积与不必要的功耗，并得到较准确的时序分析。

附图说明

为让本案的上述和其他目的、特征、优点与实施例能更明显易懂，所附附 图的说明如下：

图1 为根据本案的一些实施例所绘示的一种扫描链电路系统的示意图；