[发明专利]一种可编程高集成度阵列信号处理SIP芯片在审

专利信息
申请号: 201910323951.5 申请日: 2019-04-22
公开(公告)号: CN110138397A 公开(公告)日: 2019-08-16
发明(设计)人: 侯慧中 申请(专利权)人: 长沙翼盾电子科技有限公司
主分类号: H04B1/16 分类号: H04B1/16;H04B1/00;H04B1/10
代理公司: 广州嘉权专利商标事务所有限公司 44205 代理人: 伍传松
地址: 410205 湖南省长沙市高新开发区正兴*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 储存芯片 射频芯片 多通道 低噪声放大器 阵列信号处理 高集成度 射频通道 输入接口 可编程 封装 软件配置文件 不同组件 采样处理 储存软件 储存数据 数字处理 阵列天线 集成度 输出端 混频 滤波 外围
【权利要求书】:

1.一种可编程高集成度阵列信号处理SIP芯片,与有源阵列天线相连,其特征在于,包括:多通道射频芯片(1)、FPGA芯片(2)和储存芯片(3),所述多通道射频芯片(1)包括若干低噪声放大器输入接口(11)、以及分别与一个低噪声放大器输入接口(11)相连的若干射频通道,所述射频通道的输出端与FPGA芯片相连,所述FPGA芯片(2)与储存芯片(3)相连以用于储存数据,所述多通道射频芯片(1)、FPGA芯片(2)和储存芯片(3)通过SIP封装为一体,所述多通道射频芯片(1)用于对信号进行混频、滤波、采样处理,所述FPGA芯片(2)用于对信号进行数字处理,所述储存芯片(3)用于储存软件程序。

2.根据权利要求1所述的可编程高集成度阵列信号处理SIP芯片,其特征在于:所述射频通道包括若干正交混频器(12)、若干滤波器(13)、若干中频放大器(14)、若干ADC(15),所述多通道射频芯片(1)还包括锁相环,所述正交混频器(12)的输入端与低噪声放大器输入接口(11)相连,所述正交混频器(12)的输出端与滤波器(13)的输入端相连,所述滤波器(13)的输出端与中频放大器(14)的输入端相连,所述中频放大器(14)的输出端与ADC(15)的输入端相连,所述ADC(15)用于输出数字信号给FPGA芯片(2),所述锁相环的输出端与正交混频器(12)的输入端相连。

3.根据权利要求2所述的可编程高集成度阵列信号处理SIP芯片,其特征在于:所述锁相环包括本振锁相环(16)和采样时钟锁相环(17),所述采样时钟锁相环(17)用于连接采样时钟获取时钟信号,所述本振锁相环(16)用于提供本振频率。

4.根据权利要求1所述的可编程高集成度阵列信号处理SIP芯片,其特征在于:所述低噪声放大器输入接口(11)、射频通道的数量皆为四个。

5.根据权利要求1所述的可编程高集成度阵列信号处理SIP芯片,其特征在于:还包括分别与多通道射频芯片(1)、FPGA芯片(2)连的时钟芯片(4)以用于提供时钟信号。

6.根据权利要求1所述的可编程高集成度阵列信号处理SIP芯片,其特征在于:所述低噪声放大器输入接口(11)皆设置有用于抗脉冲击穿的限幅器。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长沙翼盾电子科技有限公司,未经长沙翼盾电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910323951.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top