[发明专利]一种基于FPGA的短波数字接收机

说明书

本发明涉及雷达探测技术，具体涉及一种基于FPGA的短波数字接收机，包括上位机，还包括采样和信号处理模块，电路监测、配置模块和数据传输模块；采样和信号处理模块、电路监测、配置模块通过数据传输模块与上位机进行数据交换，并通过上位机进行后续的数字信号处理。该接收机采用低噪声高精度ADC，不仅具有较高的灵敏度，而且具有远程控制的功能，便于多站点同步接收。具有远程更新功能，便于更新接收机固件以更正软件错误或是适应不同的接收模式的需求。采用多个数据通道连接副FPGA和USB3.0芯片，使得系统具有优良的冗余性。

技术领域

本发明属于雷达探测技术领域，尤其涉及一种基于FPGA的短波数字接收机。

背景技术

高频(短波)雷达，特别是天波超视距雷达，利用电离层反射来接收调制发射的电磁波。通过接收的电磁波信号来检测目标。天波超视距雷达具有探测距离远，观察范围广，探测目标类型多的特点。但是天波超视距雷达受电离层的影响显著，其工作性能随着电离层的变化而变化。传统的单站天波雷达受电离层、海杂波影响，容易产生误检和漏检。在传统单站的基础上，可通过使用多站降低电离层以及海杂波污染带来的影响，提高检测效率。而传统数字接收机无法远程控制，远程传输，不具备远程升级功能或远程升级功能不具备冗余的缺点。因此，迫切需要研制一种使用于多基站的具有远程控制，远程数据传输，远程固件更新的短波数字接收机。

发明内容

本发明的目的是提供一种用于多基站天波雷达探测网络的通道数多、采样精度高、具有远程控制、远程传输功能及远程固件更新的短波数字接收机。

为实现上述目的，本发明采用的技术方案是：一种基于FPGA的短波数字接收机，包括上位机，还包括采样和信号处理模块，电路监测、配置模块和数据传输模块；采样和信号处理模块、电路监测、配置模块通过数据传输模块与上位机进行数据交换，并通过上位机进行后续的数字信号处理。

在上述的基于FPGA的短波数字接收机中，采样和信号处理模块包括ADC和主FPGA及主FPGA的外设，ADC采用LTC2207，主FPGA采用10CX220YF780E5G，主FPGA外设包括与主FPGA连接的时钟发生器、模拟前端控制接口和DDR3内存。

在上述的基于FPGA的短波数字接收机中，电路监测、配置模块包括副FPGA及副FPGA外设，副FPGA采用10M08SAU169C8G，副FPGA外设包括与副FPGA连接的供电单元、时钟发生器、LTC2991、AD7291、外置配置闪存MT28EW01GABA、主FPGA手动重配置按键、主FPGA电源按键、电路工作指示LED；其初始化时钟使用其内部的时钟发生器，副FPGA初始化之后，其数据接口的控制以及数据接收发送所需要的时钟由时钟发生器产生。

在上述的基于FPGA的短波数字接收机中，数据传输模块包括USB3.0芯片及其外围电路，USB3.0芯片采用CYUSB3014，CYUSB3014通过32位GPIF II接口连接主FPGA，采用四线QSPI总线与副FPGA连接，副FPGA通过CYUSB3014与上位机进行数据通信，以发送电路板电压电流信息以及在主FPGA启动失败时重新传输配置文件并对外置配置闪存进行写入操作；CYUSB3014将接收的多路通信及雷达数据传输至上位机，读取或写入外置配置闪存、读取电路板电路电压、电流信息，接收机各通道工作状态，并控制接收机各通道的开启与关闭。

在上述的基于FPGA的短波数字接收机中，时钟发生器采用芯片Si5332A，产生五路时钟，其中三路时钟连接主FPGA，分别用于AD采样基准时钟、DDR3基准时钟以及GPIF II接口基准时钟；其中一路时钟用于外部时钟输出，其中一路连接副FPGA，用于主FPGA配置通信和与USB3.0数据传输模块的通信；所有时钟连线均采用LVDS差分线；芯片Si5332A的时钟输入由工作条件决定，测试模式下，其时钟由20MHz晶体振荡器产生；工作模式下，其时钟由外部GPS或北斗同步模块提供。