[发明专利]多片式处理器中的信号通路

说明书

本文的实施例可以呈现多片式处理器，其包括多个处理器分片，以及选择性地将多个处理器分片彼此耦合的多个互连。第一处理器分片可以包括用于存储用于保存消息的公告板的存储器、执行单元和封装软件模块。封装软件模块可以选择通过互连与第一处理器分片耦合的第二处理器分片，以作为信号通路的一部分。可以基于信号通路的选择标准和公告板中保存的消息来选择第二处理器分片。封装软件模块可以在存储在存储器中的公告板处发布和读取消息，或者从存储在第二处理器分片的存储器中的公告板读取消息。可以描述和/或要求保护其他实施例。

技术领域

概括而言，本公开内容的实施例涉及计算技术领域，并且更具体而言，涉及用多个处理器分片的计算。

背景技术

本文提供的背景描述是出于概括地呈现本公开内容的上下文的目的的。除非本文另有指示，否则本部分中描述的材料不是本申请中的权利要求的现有技术，并且不因被包括在本部分中而被承认是现有技术。

多片式处理器可以包括多个处理器分片。处理器分片可以包括计算单元、处理器核心、核心、处理引擎、执行单元或中央处理单元(CPU)、高速缓存和交换机。每个处理器分片可以根据拓扑通过互连耦合到一个或多个相邻处理器分片。从第一处理器分片到第二处理器分片的信号通路可以包括一个或多个互连，其用于通过一些中间处理器分片将第一处理器分片耦合到第二处理器分片。

可以在管芯上形成大量处理器分片。管芯上的大量处理器分片可能增加通信复杂性以及处理器分片和互连的缺陷率。在当前的实践中，为了使管芯上的多片式处理器正常工作，多片式处理器可能必须具有处理器分片和互连的接近无故障的硬件实现。因此，具有大量分片的多片式处理器可能无法承受实际的制造缺陷率。

附图说明

通过下面结合附图的详细描述将容易理解实施例。为了促进该描述，同样的附图标记表示同样的结构元件。通过示例而非限制的方式在附图的图中示出了实施例。

图1示出了根据各种实施例的包括管芯上的多个处理器分片和两个处理器分片之间的信号通路的示例性计算设备。

图2示出了根据各种实施例的示例性计算设备，其包括根据用于物理系统的控制等式形成的多个信号通路。

图3示出了根据各种实施例的包括封装软件模块、公告板和数字字段的示例性处理器分片，其用于根据用于物理系统的控制等式来执行自组装功能。

图4示出了根据各种实施例的用于与相邻处理器分片交互以通过穿过公告板的消息执行自组装功能的示例性处理器分片。

图5示出了根据各种实施例的包括多个中间处理器分片的在两个处理器分片之间的示例性信号通路，其中，处理器分片包括数字字段。

图6-9示出了根据各种实施例的用于在包括多个中间处理器分片的两个处理器分片之间形成信号通路的示例性过程，其中，处理器分片包括数字字段。

图10示出了根据各种实施例的包括具有多个处理器分片的一组分片的示例性计算设备，其中，处理器分片包括分层数字字段和多级数字字段。

图11示出了根据各种实施例的包括多个处理器分片的示例性信号通路，其中，处理器分片包括分层数字字段，其具有由虚拟的封装软件模块所管理的多个封装软件模块生成的多级数字字段。

图12-13示出了根据各种实施例的分片的示例性阵列，每个所述分片具有到其两个最近邻居的直接网络连接，所述示例性阵列用于通过封装软件模块执行分布多个端点的操作。

图14示出了根据各种实施例的用于在集成电路(IC)管芯上配置信号通路的示例性过程。

图15(a)-(c)示出了根据各种实施例的用于在IC管芯上配置信号通路的另一示例性过程。

图16示出了根据各种实施例的适用于实践本公开内容的各个方面的示例性设备。