[发明专利]灵活总线协议协商和启用序列

说明书

系统、方法和设备可以涉及主机设备，该主机设备包括根复合体、链路和耦合到总线链路的互连协议栈。互连协议栈可以包括复用逻辑和物理层逻辑，复用逻辑用于选择快速外围组件互连(PCIe)上层模式或加速器链路协议上层模式中的一个，PCIe上层模式或加速器链路协议上层模式用于通过链路进行通信，物理层逻辑用于确定与PCIe上层模式或加速器链路协议上层模式中的一者或两者相关联的一个或多个低延迟特征。

对相关申请的引用

本申请要求享有于2018年5月4日提交的美国临时专利申请第62/667,324号的权益，其全部内容通过引用并入本文。

背景技术

计算系统典型地包括多个互连以促进系统组件(例如，处理器和存储器)之间的通信。另外，互连还可以用于支持插件设备，例如，输入/输出(IO)设备和扩展卡。此外，不同的细分市场需要不同的互连架构，以满足市场需求和不同的互连连接。典型互连的非限制性示例可以包括快速外围组件互连(PCIe)、设备内互连(IDI)和ultra-path互连(UPI或UPI)。

附图说明

图1是根据一个实施例的包括用于连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图的示意图。

图2是根据一个实施例的分层协议栈的简化框图的示意图。

图3是事务描述符的实施例的示意图。

图4是串行点对点链路的实施例的示意图。

图5是根据本公开的实施例的包括连接的加速器的处理系统的示意图。

图6是根据本公开的实施例的示例计算系统的示意图。

图7是根据本公开的实施例的示例灵活总线(flex bus)栈的示意图。

图8A是根据本公开的实施例的用于确定一个或多个特征以启用使用PCIe交替协议协商的过程流程图。

图8B是示出示例链路训练状态机中的子状态的图。

图9是根据各种实施例的可以具有多于一个核心、可以具有集成存储器控制器并且可以具有集成图形的处理器的框图。

图10描绘了根据本公开的一个实施例的系统的框图。

图11描绘了根据本公开的实施例的更具体的第一示例性系统的框图。

图12描绘了根据本公开的实施例的更具体的第二示例性系统1300的框图。

图13描绘了根据本公开的实施例的SoC的框图。

图14是根据公开内容的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换为目标指令集中的二进制指令的框图。

具体实施方式

在以下说明书中阐述了许多具体细节，例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定处理器管线阶段、特定互连层、特定分组/事务配置、特定事务名称、特定协议交换、特定链路宽度、特定实现方式和操作等的示例，以便提供对本公开的透彻理解。然而，对于本领域技术人员可以显而易见的是，不一定需要采用这些具体细节来实践本公开的主题。在其他实例中，避免对以下已知的组件或方法进行详细描述以免不必要地模糊本公开：例如，特定和替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级别互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码形式的特定算法表达、特定掉电和门控技术/逻辑以及计算机系统的其他特定操作细节。