[发明专利]一种SoC芯片软件定义无线电解耦设计方法

说明书

本发明公开了一种SoC芯片软件定义无线电解耦设计方法，属于通信技术领域。本发明通过软件行为分解、序列化操作、元素指令操作管理等方法，实现了基于SoC芯片的软件定义无线电设计，具有芯片资源共享、软件分层开发、功能模块解耦等特点，特别适合在SoC平台上由多个设计师或设计团队协同开发软件定义无线电通信产品。

技术领域

本发明涉及通信技术领域，特别是指一种SoC芯片软件定义无线电解耦设计方法。

背景技术

随着芯片制造工艺和处理器技术的迅速发展，小型化低功耗通信设备处理平台已经逐渐由板级系统（SoB）向片上系统（SoC）过渡。基于ARM、DSP、ASIC等不同系列多种核心构建的SoC平台因其集成度高、总线吞吐量高的优点逐渐成为小体积低功耗类设备的首选架构，在移动通信领域得到了广泛应用。

应用于移动通信的SoC芯片发展至今，受制于移动终端苛刻的功耗要求，多数公网SoC芯片选择了高定制度的硬件架构。这种架构在获得了最优的性能功耗比的同时，也在一定程度上限制了终端的基带处理芯片的波形适应性，对公网之外的其它波形扩展能力存在不足。基于软件定义无线电（SDR）弥补了这一弱点，它用软件的方式实现通信波形的处理功能，具有研制速度快、调试方便、易升级扩展等优点。

然而，随着通信SoC平台的处理能力不断增强、功能不断丰富，其开发团队越来越大、软件结构越来越复杂，资源冲突问题越来越严重，缺乏高效灵活的资源共享机制。同时，传统的软件编程方法在基于共享硬件上实现并行工作的多个软件功能，往往需要统一时序、资源规划设计，难以拆分成工作包实现并行开发，导致研发效率低下。

发明内容

本发明的目的是为了克服上述背景技术中不足之处，提供一种SoC芯片软件定义无线电解耦设计方法，其具有软件分层开发、功能模块解耦、芯片资源共享的特点。

本发明的目的是这样实现的：

一种SoC芯片软件定义无线电解耦设计方法，其包括以下步骤：

①根据通信波形软件实现架构，将SoC芯片中的软件功能模块分解为多个行为，每一个行为分解为多个元素指令；

②高层协议栈按照通信波形体制和软件定义无线电设计流程按需调用软件功能模块，软件功能模块根据被高层协议栈调用时携带的参数配置并执行本功能包含的行为，各行为共享SoC芯片中的硬件资源；

③每个行为执行时，例化其包含的元素指令，配置每个元素指令在本次执行时的启动时刻和必要参数；

④每个行为在每一个例化后的元素指令中写入一个独特码信息，所述独特码信息包含调用该元素指令的功能名称、功能执行序号、行为名称、行为执行序号和元素指令执行序号；

⑤每个行为将例化后的元素指令写入元素指令池，元素指令池以链表的方式存储元素指令；接收到每一个元素指令时，根据该指令的执行时刻，在链表中进行排序存储；

⑥元素指令池根据定时基准依次执行池中存储的元素指令，每一条元素指令执行之前在元素指令池链表中检查其执行指令周期内是否与其他指令存在冲突，若存在冲突则启动异常处理；

⑦当功能或行为被取消执行、中止执行或修改执行时，采用独特码信息匹配的方式对该功能或行为进行删除，高层协议栈或控制任务将删除指令发送给元素指令池，元素指令池根据删除指令在链表中删除与独特码信息匹配的元素指令；

⑧元素指令池管理任务在每个帧周期开始前，将元素指令序列中在本帧内执行的元素指令写入SoC芯片的定时器事件表中；在不同通信系统中，根据指令响应的实时性要求不同，元素指令的写入周期为单个或多个时隙、超帧、子帧的周期；

⑨定时器初始化后一直运转，由定时器事件表机制触发相应时刻的元素指令，完成每一个元素指令操作，从而完成每一个行为和软件功能；