[发明专利]一种基于时钟吞咽电路的高频时钟同步电路

说明书

本发明公开了一种基于时钟吞咽电路的高频时钟同步电路，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号，分频时钟信号经过鉴相器处理后输出第一采样信号和第二采样信号，第一采样信号和第二采样信号经过数字电路处理后输出用于控制时钟吞咽电路的指示信号，结合同步信号，实现分频时钟信号和时钟同步信号的同步。

技术领域

本发明属于集成电路技术领域，具体涉及一种基于时钟吞咽电路的高频时钟同步电路。

背景技术

当下，包括通信、雷达、数据传输等应用都需要满足时钟同步的要求。随着需要同步的信号的频率越来越高，同步电路的设计难度越来越大。当传统的同步方案已经无法满足要求时，迫切需要一种新型的同步方案来解决高频时钟同步的需求。

现有技术主要是采用异步复位的方式实现时钟同步。但随着时钟频率越来越高，异步复位所需要的时序限制越来越苛刻，设计带有高速异步复位功能的时钟电路需要付出较大电路功耗和芯片面积的代价，在特定工艺条件下甚至根本无法满足设计时序要求。

发明内容

本发明用于提供一种基于时钟吞咽电路的高频时钟同步电路，用于通过一个全新的时钟吞咽电路实现对高频时钟的相位移动，根据鉴相器判断时钟是否同步，并将同步的信息反馈到数字电路，通过算法控制时钟吞咽电路不断改变高频时钟的相位，直到实现时钟同步。

为解决上述技术问题，本发明采用如下的技术方案：

一种基于时钟吞咽电路的高频时钟同步电路，包括时钟吞咽电路、分频器、鉴相器和数字电路，其中高频时钟输入信号经过时钟吞咽电路输出信号至分频器，经过分频器处理之后得到分频时钟信号，分频时钟信号经过鉴相器处理后输出第一采样信号和第二采样信号，第一采样信号和第二采样信号经过数字电路处理后输出用于控制时钟吞咽电路的指示信号，结合同步信号，实现分频时钟信号和时钟同步信号的同步。

优选地，所述时钟吞咽电路包括触发器和逻辑电路，当吞咽指示信号为高时，时钟吞咽电路随着同步时钟信号的上升沿，产生一个脉冲信号，控制开关吞咽一个高频时钟周期的信号，每个上升沿信号吞咽一个高频时钟周期，实现对高频时钟相位移动的功能。

优选地，所述鉴相器包括多个触发器，通过输入高频时钟信号、被同步信号和同步信号，用于鉴别两个输入信号高频时钟信号和同步信号是否处于同步状态。

优选地，所述数字电路的具体工作过程如下：

在算法使能信号拉高之前，脉冲吞咽电路和数字电路不工作；

当算法使能信号拉高之后，数字电路开始工作，初始状态下，吞咽指示信号为低电平；

数字电路以同步时钟信号为时钟信号对鉴相器的两个输出信号data1和data2进行采样；当采样结果为10时，表示目标信号和同步时钟信号处于同步状态，吞咽指示信号保持低电平，数字电路给出同步指示信号，数字电路停止工作；当采样结果不为10时，表示目标信号和同步时钟信号处于非同步状态，吞咽指示信号拉高；下一周期同样进行上述的采样和判断，直到出现采样结果10时，吞咽指示信号拉低，数字电路给出同步指示信号，数字电路停止工作。

采用本发明具有如下的有益效果：相比于现有的同步方案，该方案的电路结构简单，电路功耗和芯片面积的代价较低，可以应用于超高速时钟的同步电路中，具有很高的实用价值。

附图说明

图1为本发明实施例的基于时钟吞咽电路的高频时钟同步电路的原理框图；

图2为本发明实施例的基于时钟吞咽电路的高频时钟同步电路中时钟吞咽电路的工作时序图；

图3为本发明实施例的基于时钟吞咽电路的高频时钟同步电路中鉴相器的工作时序图。

具体实施方式