[发明专利]保护缓存免受侧信道攻击的方法、系统和存储介质

说明书

缓存可易受到涉及指令的推测执行的侧信道攻击(如，Spectre和Meltdown)伤害，以揭露关于攻击者不被允许访问的缓存的信息。访问许可可以存储在缓存中，如，存储在缓存表的条目中或存储在缓存表的区域信息中。可选地，如果访问许可在存储器指令未决时改变，则可重新检查访问许可。可选地，随机索引值可以存储在缓存中，且至少部分用来识别缓存块的存储器位置。可选地，在存储器指令的推测负载中涉及的缓存块可以被标记为推测的。在将推测负载解析为非推测的条件下，缓存块可以被标记为非推测的；且在将推测负载解析为误推测的条件下，可从所述缓存移除所述缓存块。

相关申请的交叉引用

本申请要求保护于2018年3月5日提交的美国临时申请No.62/638,450的权益。该申请的整个公开内容通过引用并入本文。

技术领域

本公开涉及用于访问计算机存储器装置中的数据的方法和系统，包括用于改善缓存(cache)的安全性的机制和技术。

背景技术

此部分提供关于本公开的不必是现有技术的背景信息。

处理器可配备有缓存，其可存储一些高容量存储器(如，动态随机访问存储器(DRAM))中存储的数据和指令的副本。在此，术语“存储器”可用来统指所有现有和未来的存储器实施方式。缓存存储器(或简称为“缓存”)可根据比其他存储器实施方式小且快的存储器而建立，并且随后可在任何给定时间仅保存主存储器或次级存储装置中存储的数据的一部分的副本。可使用SRAM实现较小的缓存，且可以使用DRAM实现大的缓存。

计算机系统的存储器系统可包括许多缓存，且一些计算机系统可包括与主存储器物理上和/或逻辑上较近的较大且较慢的缓存(本文称为较高级的缓存)和与处理器物理上和/或逻辑上较近的较小且较快的缓存(本文称为较低级的缓存)。该配置可被称为缓存层次结构、存储器层次结构或存储器系统。缓存层次结构中的每个级被称为缓存级。

发明内容

此部分提供对公开内容的总体概述且不是对其整个范围或其所有特征的全面公开。

在示例实施例中，提供一种用于访问装置的缓存中的数据的方法，方法包括：在缓存区(buffer)中存储缓存(cache)中存储的缓存块的访问许可；对于涉及缓存块的存储器指令，至少部分基于缓存块的访问许可，确定是否允许存储器指令访问缓存块；以及在确定不允许存储器指令访问缓存块的条件下，抑制改变缓存。

在示例实施例中，提供一种系统，包括：缓存；和至少一个处理器，其被配置成：在缓存区中存储缓存块的访问许可；对于涉及缓存块的存储器指令，至少部分基于缓存块的访问许可，确定是否允许存储器指令访问缓存块；以及在确定不允许存储器指令访问缓存块的条件下，抑制改变缓存。

进一步的适用领域将根据本文提供的说明变得显而易见。此发明内容中的说明和具体示例仅旨在用于说明目的而不旨在限制本公开的范围。

附图说明

并入说明书中并构成其一部分的附图示出了一个或多个示例实施例，并与说明书一起解释这些示例实施例的至少一些部分。附图不旨在限制本公开的范围。在附图中：

图1是示出多处理器系统的示例实施例的框图；

图2是包括缓存层次结构的单处理器系统的示例实施例的框图；

图3示出包括组相联缓存和组相联数据转换后备缓存区的两级缓存层次结构的示例实施例；

图4是示出包括两级缓存层次结构和两级缓存块地址后备缓存区(CLB)层次结构的系统的示例实施例的框图，其中，第一级被虚拟访问而第二级被物理访问；

图5是示出包括连接到两级缓存层次结构和两级缓存块后备缓存区层次结构的两个CPU的系统的示例实施例的框图；