[发明专利]一种除三分频器电路

说明书

一种除三分频器电路，包括第一延时单元、第二延时单元和第三延时单元，P1、P2和P3，N1、N2和N3，第一延时单元的数据输出端与第二延时单元的数据输入端相连，第二延时单元的数据输出端与第三延时单元的数据输入端相连，第三延时单元的数据输出端与第一延时单元的数据输入端相连；其中，第一延时单元的Q与P1的漏极相连，P1的源极接地，第一延时单元的QB与N1的源极相连，N1的漏极接入电源；第二延时单元的Q与N2的源极相连，N2的漏极接入电源，第二延时单元的QB与P2的源极相连，P2的漏极接地；第三延时单元与第一延时单元连接方式相同。当“除3”分频器进入“死循环”状态时，可以强制电路跳出“死循环”。

技术领域

本发明涉及分频电路技术领域，尤其涉及一种除三分频器电路。

背景技术

一般接收机和发射机中都有混频器，接收机中的混频器将高频信号和芯片内部产生的正交本振信号混频，产生低频信号送给后级电路处理；发射机中的混频器将低频信号和芯片内部产生的正交本振信号混频，产生高频信号送给后级的功率放大器电路处理。可见，不管接收机还是发射机，都需要芯片内部产生正交本振信号。

而正交本振信号一般由振荡器经过分频器产生。分频器一般由多级分频器级联生成。如果要产生正交本振信号，则要求最后一级分频系数是“除2”，而且要求最后一级分频器输入信号的占空比为50％。为了达到这个要求，倒数第二级分频器的分频系数往往选择偶数，如“除2”(如图1所示)、“除4”等。

为了减小对振荡器频率覆盖的要求，从而降低设计代价，第一级分频器往往采用多模结构，如双模结构(如图2所示)、三模结构(如图3所示)等等。若倒数第二级分频器采用三模结构，则要求当“除3”分频器工作时，其输出信号占空比为50％。

表1

D	CK	QB
0	0	1
1	1	0
0	1	Hold
1	0	Hold